专利名称：中频频段多功能信道模拟装置的制作方法
技术领域：
本实用新型涉及通信系统与信号处理领域中中频频段可模拟恒参信道、瑞利衰落信道、瑞利衰落多径信道的多功能信道模拟装置，特别适用于微波通信、对流层散射通信和移动通信系统的性能测试。
背景技术：
传统信道模拟装置采用通常采用模拟电路或数字电路两种方式实现。采用模拟电路实现的信道模拟装置输出信号的正交性差，并且模拟产生信道特性不准确；采用数字电路实现的信道模拟装置解决了输出信号的正交性差的缺点，但是其处理信号的带宽往往受限。另一方面，传统信道模拟装置在射频频段模拟信道特性，这不但使其硬件成本高，并且不便于低频设备性能的测试。若使用传统的信道模拟装置完成低频设备性能的测试，需要另外配备相应的射频设备，增加了测试的复杂性。
发明内容本实用新型的目的在于避免上述背景技术中的不足之处而提供一种中频频段可模拟恒参信道、瑞利衰落信道、瑞利衰落多径信道的多功能信道模拟装置。本实用新型中频频段多功能信道模拟装置采用先进的数字信号处理和通信信号处理技术在占用硬件资源少的条件下实现了恒参信道、瑞利衰落信道、瑞利衰落多径信道的模拟。同时本实用新型还采用特有的信道参数配置技术，从而实现延迟功率谱参数、衰落特性参数、信噪比参数和带宽参数的准确、可控，并且本实用新型还具有结构简单、易于操作等特点。本实用新型的目的是这样实现的一种中频频段多功能信道模拟装置，它包括信道参数产生器1、A/D变换器2、下变频器3、功率检测器4、加噪器7、D/A变换器8、本振9、上变频器10、带通滤波器11、放大器 12、数字锁相环13、电源14，其特征在于还包括可变延迟分路器5、信道产生器6，所述的信道参数产生器1的输入端口 1外接输入的信道参数，其输入端口 2外接时钟信号，其输入端口 3与功率检测器3的输出端口 3相连，其输出端口 4与可变延迟分路器5的输入端口 2 相连，其输出端口 5与信道产生器6的输入端口 1相连；A/D变换器2的输入端口 1外接输入的中频信号，其输出端口 3与下变频器3的输入端口 1相连；功率检测器4的输入端口 1 与下变频器3的输出端口 3相连；可变延迟分路器5的输入端口 1与下变频器3的输出端口 3相连，其输出端口 4与信道产生器6的输入端口 3连接，其输出端口 5分别与信道产生器6的输入端口 4连接，其输出端口 6分别与信道产生器6的输入端口 5连接，其输出端口 7分别与信道产生器6的输入端口 6连接，其输出端口 8分别与信道产生器6的输入端口 7 连接，其输出端口 9分别与信道产生器6的输入端口 8连接；加噪器7的输入端口 1与信道产生器6的输出端口 9连接，其输出端口 3与D/A变换器8的输入端口 1连接，上变频器10 的输入端口 1与D/A变换器8的输出端口 3连接，其输入端口 2与本振9的输出端口 2连接，其输出端口 3与带通滤波器11的输入端口 1连接；放大器12的输入端口 1与带通滤波器11的输出端口 2连接，其输出端口 2输出经信道响应处理后的输出信号；数字锁相环13 的外接高稳时钟输入信号，其输出端口 2与A/D变换器2的输入端口 2相连，其输出端口 3 与下变频器3的输入端口 2相连，其输出端口 4与功率检测器4的输入端口 2相连，其输出端口 5与本振9的输入端口 1相连，其输出端口 6与可变延迟分路器5的输入端口 3相连， 其输出端口 7与信道产生器6的输入端口 2相连，其输出端口 8分别与加噪器7的输入端口 2相连，其输出端口 9分别与D/A变换器8的输入端口 2相连。在信道参数设置端，信道参数产生器1将外部输入的信道参数和时钟译码成信道设置参数，并根据信道参数与功率检测器4输出的输入信号功率信息输出控制信息到可变延迟分路器5和信道产生器6，A/D变换器2对外部输入的中频模拟信号进行采样后转换成数字信号，然后经下变频器3后成为基带信号，可变延迟分路器5根据信道参数产生器1送入的延迟控制信号对基带信号进行可变延迟分路处理输出六路不同时延的分路信号，信道产生器6根据信道参数产生器1送入的信道特征控制信号完成对信道的模拟并完成信道响应处理，其输出信号由加噪器7加入噪声后经D/A变换器8转换成模拟信号输出，该模拟输出信号经本振9和上变频器10上变频到中频频段，并由带通滤波器11和放大器12滤波放大后输出。其中，可变延迟分路器5包括延迟器15、第一至第五可读写存储器16-1至16_5、 第一至第五读写控制器17-1至17-5、延迟参数译码器18，所述的延迟器15的输入端口 1与下变频器3的输出端口 3相连，其输出与信道产生器6的输入端口 3相连；延迟参数译码器 18的输入端口 1与数字锁相环器13的输出端口 6相连，其输入端口 2与信道参数产生器1 的输出端口 4相连，其输出端口 3与第一读写控制器17-1的输入端口 1连接，其输出端口 4 与第二读写控制器17-2的输入端口 1连接，其输出端口 5与第三读写控制器17-3的输入端口 1连接，其输出端口 6与第四读写控制器17-4的输入端口 1连接，其输出端口 7与第五读写控制器17-5的输入端口 1连接；第一可读写存储器16-1的输入端口 1与下变频器 3的输出端口 3相连，其输入端口 2与第一读写控制器17-1的输出端口 2相连，其输入端口 3与第一读写控制器17-1的输出端口 3相连，其输出分别与第二可读写存储器16-2的输入端口 1和信道产生器6的输入端口 4相连；第二可读写存储器16-2输入端口 2与第二读写控制器17-2的输出端口 2相连，其输入端口 3与第二读写控制器17-2的输出端口 3相连， 其输出分别与第三可读写存储器16-3的输入端口 1和信道产生器6的输入端口 5相连；第三可读写存储器16-3的输入端口 2与第三读写控制器17-3的输出端口 2相连，其输入端口 3与第三读写控制器17-3的输出端口 3相连，其输出分别与第四可读写存储器16-4的输入端口 1和信道产生器6的输入端口 6相连；第四可读写存储器16-4的输入端口 2与第四读写控制器17-4的输出端口 2相连，其输入端口 3与第四读写控制器17-4的输出端口 3相连，其输出分别与第五可读写存储器16-5的输入端口 1和信道产生器6的输入端口 7 相连；第五可读写存储器16-5的输入端口 2与第五读写控制器17-5的输出端口 2相连，其输入端口 3与第五读写控制器17-5的输出端口 3相连，其输出与信道产生器6的输入端口 8相连；延迟器15、可读写存储器16-1至16-5、读写控制器17_1至17_5、延迟参数译码器 18的各输入端8脚与电源14输出端+V电压端相连，各输入端9脚与地端相连。下变频器3输出的基带信号分别输出至延迟器15和第一可读写存储器16-1，延迟器15完成对输入基带信号的固定时延处理并输出至信道产生器6，延迟参数译码器18将道参数产生器1送入的延迟控制信号进行译码处理，产生1组延迟参数(5个)分别送入第一至第五读写控制器17-1至17-5，第一至第五读写控制器17-1至17-5根据各自的延迟参数分别计算出读写地址，并对第一至第五可读写存储器16-1至16-5进行读写操作，完成对各支路信号输出时延的控制，第一至第五可读写存储器16-1至16-5之间为级联结构，并且其输出均输出至信道产生器6。其中，信道产生器6包括功率与衰落参数译码器19、六路功率控制合路器20、六路可控带宽滤波器组21、六路高斯随机数产生器22，所述的功率与衰落参数译码器19输入端口 1与信道参数产生器1的输出端口 5相连，其输入端口 2与数字锁相环13的输出端口 7 相连，其输出端口 3与六路功率控制合路器20的输入端口 1连接，其输出端口 4与六路可控带宽滤波器组21的输入端口 1连接；六路高斯随机数产生器22的输入端口 1与数字锁相环13的输出端口 7相连，其输出端口 2与六路可控带宽滤波器组21的输入端口 2连接， 其输出端口 3与六路可控带宽滤波器组21的输入端口 3连接，其输出端口 4与六路可控带宽滤波器组21的输入端口 4连接，其输出端口 5与六路可控带宽滤波器组21的输入端口 5 连接，其输出端口 6与六路可控带宽滤波器组21的输入端口 6连接，其输出端口 7与六路可控带宽滤波器组21的输入端口 7连接；六路功率控制合路器20的输入端口 2与可变延迟分路器5的输出端口 3连接，其输入端口 3与可变延迟分路器5的输出端口 4连接，其输入端口 4与可变延迟分路器5的输出端口 5连接，其输入端口 5与可变延迟分路器5的输出端口 6连接，其输入端口 6与可变延迟分路器5的输出端口 7连接，其输入端口 7与可变延迟分路器5的输出端口 8连接，其输入端口 8与六路可控带宽滤波器组21的输出端口 8 连接，其输入端口 9与六路可控带宽滤波器组21的输出端口 9连接，其输入端口 10与六路可控带宽滤波器组21的输出端口 10连接，其输入端口 11与六路可控带宽滤波器组21的输出端口 11连接，其输入端口 12与六路可控带宽滤波器组21的输出端口 12连接，其输入端口 13与六路可控带宽滤波器组21的输出端口 13连接，其输出端口 14与加噪器7的输入端口 1连接；；六路功率控制合路器20、六路可控带宽滤波器组21、六路高斯随机数产生器22的各输入端15脚与电源13输出端+V电压端相连、各输入端16脚与地端相连。六路高斯随机数产生器22使用数字锁相环13送入的时钟信号产生六路相互独立的高斯随机信号，功率与衰落参数译码器19将道参数产生器1送入的信道特征(信道结构、功率参数、衰落特性)控制信号进行译码处理并将功率参数和衰落参数分别送入六路功率控制合路器20和六路可控带宽滤波器组21，六路可控带宽滤波器组21根据衰落参数选择合适的滤波器带宽对六路相互独立的高斯随机信号进行滤波处理后输出至六路功率控制合路器20，六路功率控制合路器20根据功率参数将六路延迟信号进行合路处理，最后输出至加噪器7进行加噪声处理。本实用新型相比背景技术具有如下优点1.本实用新型采用了可变延迟分路器5和信道产生器6，采用先进的数字信号处理和通信信号处理技术在占用硬件资源少的条件下实现了恒参信道、瑞利衰落信道、瑞利衰落多径信道的模拟。2.本实用新型采用特有的信道参数配置技术，从而保证产生信道的延迟功率谱参数、衰落特性参数、信噪比参数和带宽参数准确、可控，并且使信道特性的设置更加简单易行。[0014]3.本实用新型在中频频段上完成了对多种常用通信信道的模拟，可以大大简化低频通信设备的性能测试。4.本实用新型电路部件采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对工作参数的修改，使设备的结构大大简化，成本显着降低。
图1是本实用新型的电原理方框图。图2是本实用新型可变延迟分路器5实施例的电原理图。图3是本实用新型信道产生器6实施例的电原理图。
具体实施方式
参照图1至图3，本实用新型由信道参数产生器1、A/D变换器2、下变频器3、功率检测器4、可变延迟分路器5、信道产生器6、加噪器7、D/A变换器8、本振9、上变频器(10)、 带通滤波器11、放大器12、数字锁相环13、电源14组成。图1是本实用新型的电原理方块图，实施例按图1连接线路。其中信道参数产生器1的作用是将外部输入的信道参数和时钟译码成信道设置参数，并根据信道参数与功率检测器4输出的输入信号功率信息输出控制信息到可变延迟分路器5和信道产生器6，A/D变换器2对外部输入的中频模拟信号进行采样后转换成数字信号，然后经下变频器3后成为基带信号，可变延迟分路器5根据信道参数产生器1送入的延迟控制信号对基带信号进行可变延迟分路处理，输出六路不同时延的分路信号，信道产生器6根据信道参数产生器1送入的信道特征控制信号完成对信道的模拟并完成信道响应处理，其输出信号由加噪器7加入噪声后经D/A变换器8转换成模拟信号输出，该模拟输出信号经本振9和上变频器10上变频到中频频段，并由带通滤波器11 滤波和放大器12放大后输出。实施例信道参数产生器1、下变频器3、功率检测器4、可变延迟分路器5、信道产生器6、加噪器7采用美国Altera公司生产Mratix II系列FPGA芯片制作。A/D变换器1采用美国AD公司的AD9600芯片制作。D/A变换器8采用美国AD公司的AD9763AST芯片制作。本振9采用美国Siliconlab公司的SI4133BT芯片制作。上变频器10可采用AD公司的ADL5385ACPZ-WP芯片制作。带通滤波器11采用北京长峰公司的 SPB-70/35芯片制作。放大器12采用美国MINI公司的ERA-3sm芯片制作。本实用新型可变延迟分路器5的作用是接收下变频器3输出的基带信号，根据信道参数产生器1送入的延迟控制信号产生六路延迟可控的分路信号，送入信道产生器6进行信道响应处理，从而输出符合信道特性的信号。它由延迟器15、可读写存储器16-1至 16-5、读写控制器17-1至17-5、延迟参数译码器18组成，图2是本实用新型可变延迟分路器的电原理图，实施例按图2连接线路。其中延迟器15完成对输入基带信号的固定时延处理并输出至信道产生器6，延迟参数译码器18将道参数产生器1送入的延迟控制信号进行译码处理，产生1组延迟参数(5个)并分别送入第一至第五读写控制器17-1至17-5，第一至第五读写控制器17-1至17-5由延迟参数计算出读写地址并对第一至第五可读写存储器 16-1至16-5进行读写操作，完成对各支路信号输出时延的控制，第一至第五可读写存储器 16-1至16-5之间为级联结构，并且输出均被输出至信道产生器6。实施例延迟器15、可读写存储器16-1至16-5、读写控制器17-1至17-5、延迟参数译码器18均采用美国Altera公司生产StratixII系列FPGA芯片制作。本实用新型信道产生器6的作用是根据信道参数产生器1送入的信道特征(信道结构、功率参数、衰落特性)控制信号完成对信道的模拟并完成信道响应处理并输出。它由功率与衰落参数译码器19、六路功率控制合路器20、六路可控带宽滤波器组21、六路高斯随机数产生器22组成。图3是本实用新型信道产生器6的电原理图，实施例按图3连接线路。其中六路高斯随机数产生器22使用数字锁相环13送入的时钟信号产生六路相互独立的高斯随机信号，功率与衰落参数译码器19将道参数产生器1送入的信道特征(信道结构、功率参数、衰落特性)控制信号进行译码处理并将功率参数和衰落参数分别送入六路功率控制合路器20和六路可控带宽滤波器组21，六路可控带宽滤波器组21根据衰落参数选择合适的滤波器带宽对六路相互独立的高斯随机信号进行滤波处理后输出至六路功率控制合路器20，六路功率控制合路器20根据功率参数将六路延迟信号进行合路处理，最后输出至加噪器7进行加噪声处理。实施例功率与衰落参数译码器19、六路功率控制合路器20、六路可控带宽滤波器组21、六路高斯随机数产生器22均采用美国Altera公司生产 StratixII系列FPGA芯片制作。本实用新型数字锁相环13作用是通过其输入端口 1接收输入的高稳时钟信号，经其锁相处理后输出所需的高稳时钟，其输出端口 2给A/D变换器2提供高稳时钟源，其输出端口 3给下变频器3提供高稳时钟源，其输出端口 4给功率检测器4提供高稳时钟源，其输出端口 5给本振9提供高稳时钟源，其输出端口 6给可变延迟分路器5提供高稳时钟源，其输出端口 7给信道产生器6提供高稳时钟源，其输出端口 8给D/A变换器8提供高稳时钟源，其输出端口 9给加噪器7提供高稳时钟源。本实用新型电源14提供整个中频频段多功能信道模拟装置的直流工作电压，实施例采用市售通用集成稳压直流电源模块制作，其输出+V电压为+5V、供电电流为1A。本实用新型简要工作原理如下在信道参数设置端，信道参数产生器1将外部输入的信道参数和时钟译码成信道设置参数，并根据信道参数与功率检测器4输出的输入信号功率信息输出控制信息到可变延迟分路器5和信道产生器6，A/D变换器2对外部输入的中频模拟信号进行采样后转换成数字信号，然后经下变频器3后成为基带信号，可变延迟分路器5根据信道参数产生器1送入的延迟控制信号对基带信号进行可变延迟分路处理输出六路不同时延的分路信号，信道产生器6根据信道参数产生器1送入的信道特征控制信号完成对信道的模拟并完成信道响应处理，其输出信号由加噪器7加入噪声后经D/A变换器8转换成模拟信号输出，该模拟输出信号经本振9和上变频器10上变频到中频频段，并由带通滤波器11滤波和放大器12放大后输出。本实用新型安装结构如下本实用新型安装结构如下把图1、图2、图3中所有电路器件安装在1块尺寸大小长X宽为140X180mm的印制板上，然后把印制板安装在1个长X宽X高为 160 X 200 X 50mm的屏蔽盒插件中，屏蔽盒插件安装在中频频段多功能信道模拟装置的机箱内，屏蔽盒插件前面板安装网络端口两芯电缆插座，后面板上安装输入信号端口电缆插座、 输出信号端口电缆插座、外部时钟输入端口插座和电源入端口插座，组装成本实用新型。
权利要求1.一种中频频段多功能信道模拟装置，包括信道参数产生器(1)、A/D变换器O)、下变频器(3)、功率检测器(4)、加噪器(7)、D/A变换器(8)、本振(9)、上变频器(10)、带通滤波器(11)、放大器(12)、数字锁相环(1 和电源(14)，其特征在于还包括可变延迟分路器 (5)和信道产生器(6)；所述的信道参数产生器(1)的输入端口 1外接输入的信道参数，其输入端口 2外接时钟信号，其输入端口 3与功率检测器(3)的输出端口 3相连，其输出端口 4与可变延迟分路器(5)的输入端口 2相连，其输出端口 5与信道产生器(6)的输入端口 1 相连；A/D变换器O)的输入端口 1外接输入的中频信号，其输出端口 3与下变频器(3)的输入端口 1相连；功率检测器(4)的输入端口 1与下变频器C3)的输出端口 3相连；可变延迟分路器(5)的输入端口 1与下变频器(3)的输出端口 3相连，其输出端口 4与信道产生器(6)的输入端口 3连接，其输出端口 5分别与信道产生器(6)的输入端口 4连接，其输出端口 6分别与信道产生器(6)的输入端口 5连接，其输出端口 7分别与信道产生器(6)的输入端口 6连接，其输出端口 8分别与信道产生器(6)的输入端口 7连接，其输出端口 9分别与信道产生器(6)的输入端口 8连接；加噪器(7)的输入端口 1与信道产生器(6)的输出端口 9连接，其输出端口 3与D/A变换器(8)的输入端口 1连接，上变频器(10)的输入端口 1与D/A变换器⑶的输出端口 3连接，其输入端口 2与本振(9)的输出端口 2连接， 其输出端口 3与带通滤波器(11)的输入端口 1连接；放大器(1 的输入端口 1与带通滤波器(11)的输出端口 2连接，其输出端口 2输出经信道响应处理后的输出信号；数字锁相环(13)的外接高稳时钟输入信号，其输出端口 2与A/D变换器⑵的输入端口 2相连，其输出端口 3与下变频器(3)的输入端口 2相连，其输出端口 4与功率检测器(4)的输入端口 2 相连，其输出端口 5与本振(9)的输入端口 1相连，其输出端口 6与可变延迟分路器(5)的输入端口 3相连，其输出端口 7与信道产生器(6)的输入端口 2相连，其输出端口 8分别与加噪器(7)的输入端口 2相连，其输出端口 9分别与D/A变换器(8)的输入端口 2相连；在信道参数设置端，信道参数产生器(1)将外部输入的信道参数和时钟译码成信道设置参数，并根据信道参数与功率检测器(4)输出的输入信号功率信息输出控制信息到可变延迟分路器( 和信道产生器(6)，A/D变换器( 对外部输入的中频模拟信号进行采样后转换成数字信号，然后经下变频器C3)后成为基带信号，可变延迟分路器( 根据信道参数产生器(1)送入的延迟控制信号对基带信号进行可变延迟分路处理输出六路不同时延的分路信号，信道产生器(6)根据信道参数产生器(1)送入的信道特征控制信号完成对信道的模拟并完成信道响应处理，其输出信号由加噪器⑵加入噪声后经D/A变换器⑶转换成模拟信号输出，该模拟输出信号经本振(9)和上变频器(10)上变频到中频频段，并由带通滤波器(11)和放大器(1 滤波放大后输出。
2.根据权利要求1所述的中频频段多功能信道模拟装置，其特征在于可变延迟分路器(5)包括延迟器(1 、第一至第五可读写存储器(16-1至16- 、第一至第五读写控制器 (17-1至17-5)、延迟参数译码器(18)，所述的延迟器(1 的输入端口 1与下变频器(3) 的输出端口 3相连，其输出与信道产生器(6)的输入端口 3相连；延迟参数译码器(18)的输入端口 1与数字锁相环器(13)的输出端口 6相连，其输入端口 2与信道参数产生器(1) 的输出端口 4相连，其输出端口 3与第一读写控制器(17-1)的输入端口 1连接，其输出端口 4与第二读写控制器(17- 的输入端口 1连接，其输出端口 5与第三读写控制器(17-3) 的输入端口 1连接，其输出端口 6与第四读写控制器(17-4)的输入端口 1连接，其输出端口 7与第五读写控制器(17-5)的输入端口 1连接；第一可读写存储器(16-1)的输入端口 1与下变频器(3)的输出端口 3相连，其输入端口 2与第一读写控制器(17-1)的输出端口 2相连，其输入端口 3与第一读写控制器(17-1)的输出端口 3相连，其输出分别与第二可读写存储器(16- 的输入端口 1和信道产生器(6)的输入端口 4相连；第二可读写存储器(16-2)输入端口 2与第二读写控制器(17-2)的输出端口 2相连，其输入端口 3与第二读写控制器(17-2)的输出端口 3相连，其输出分别与第三可读写存储器(16-3)的输入端口 1和信道产生器(6)的输入端口 5相连；第三可读写存储器(16- 的输入端口 2与第三读写控制器(17- 的输出端口 2相连，其输入端口 3与第三读写控制器(17- 的输出端口 3相连，其输出分别与第四可读写存储器(16-4)的输入端口 1和信道产生器(6)的输入端口 6相连；第四可读写存储器(16-4)的输入端口 2与第四读写控制器(17-4)的输出端口 2相连，其输入端口 3与第四读写控制器(17-4)的输出端口 3相连，其输出分别与第五可读写存储器(16- 的输入端口 1和信道产生器(6)的输入端口 7相连；第五可读写存储器(16-5)的输入端口 2与第五读写控制器(17-5)的输出端口 2相连，其输入端口 3与第五读写控制器(17- 的输出端口 3相连，其输出与信道产生器(6)的输入端口 8相连； 下变频器C3)输出的基带信号分别输出至延迟器(1 和第一可读写存储器(16-1)， 延迟器(1 完成对输入基带信号的固定时延处理并输出至信道产生器(6)，延迟参数译码器(18)将道参数产生器(1)送入的延迟控制信号进行译码处理，产生1组延迟参数(5个) 分别送入第一至第五读写控制器(17-1至17-5)，第一至第五读写控制器(17-1至17-5)根据各自的延迟参数分别计算出读写地址，并对第一至第五可读写存储器(16-1至16-5)进行读写操作，完成对各支路信号输出时延的控制，第一至第五可读写存储器(16-1至16-5) 之间为级联结构，并且其输出均输出至信道产生器(6)。
3.根据权利要求1所述的中频频段多功能信道模拟装置，其特征在于信道产生器 (6)包括功率与衰落参数译码器(19)、六路功率控制合路器(20)、六路可控带宽滤波器组 (21)、六路高斯随机数产生器(22)，所述的功率与衰落参数译码器(19)输入端口 1与信道参数产生器(1)的输出端口 5相连，其输入端口 2与数字锁相环(1 的输出端口 7相连， 其输出端口 3与六路功率控制合路器00)的输入端口 1连接，其输出端口 4与六路可控带宽滤波器组的输入端口 1连接；六路高斯随机数产生器0 的输入端口 1与数字锁相环(1 的输出端口 7相连，其输出端口 2与六路可控带宽滤波器组的输入端口 2 连接，其输出端口 3与六路可控带宽滤波器组的输入端口 3连接，其输出端口 4与六路可控带宽滤波器组的输入端口 4连接，其输出端口 5与六路可控带宽滤波器组的输入端口 5连接，其输出端口 6与六路可控带宽滤波器组的输入端口 6连接，其输出端口 7与六路可控带宽滤波器组的输入端口 7连接；六路功率控制合路器00)的输入端口 2与可变延迟分路器(5)的输出端口 3连接，其输入端口 3与可变延迟分路器(5) 的输出端口 4连接，其输入端口 4与可变延迟分路器(5)的输出端口 5连接，其输入端口 5 与可变延迟分路器(5)的输出端口 6连接，其输入端口 6与可变延迟分路器(5)的输出端口 7连接，其输入端口 7与可变延迟分路器( 的输出端口 8连接，其输入端口 8与六路可控带宽滤波器组的输出端口 8连接，其输入端口 9与六路可控带宽滤波器组的输出端口 9连接，其输入端口 10与六路可控带宽滤波器组的输出端口 10连接，其输入端口 11与六路可控带宽滤波器组的输出端口 11连接，其输入端口 12与六路可控带宽滤波器组的输出端口 12连接，其输入端口 13与六路可控带宽滤波器组的输出端口 13连接，其输出端口 14与加噪器(7)的输入端口 1连接；六路高斯随机数产生器(2 使用数字锁相环(1 送入的时钟信号产生六路相互独立的高斯随机信号，功率与衰落参数译码器(19)将道参数产生器(1)送入的信道特征控制信号进行译码处理并将功率参数和衰落参数分别送入六路功率控制合路器00)和六路可控带宽滤波器组(21)，其中信道特征包括信道结构、功率参数和衰落特性，六路可控带宽滤波器组根据衰落参数选择合适的滤波器带宽对六路相互独立的高斯随机信号进行滤波处理后输出至六路功率控制合路器(20)，六路功率控制合路器OO)根据功率参数将六路延迟信号进行合路处理，最后输出至加噪器(7)进行加噪声处理。
专利摘要本实用新型公开了一种中频频段多功能信道模拟装置，它涉及通信系统与信号处理领域中中频频段可模拟恒参信道、瑞利衰落信道、瑞利衰落多径信道的多功能信道模拟装置。它由A/D变换器、下变频器、可变延迟分路发生器、功率检测器、信道产生器、加噪器、D/A变换器、本振、上变频器、带通滤波器、放大器等部件组成。它采用先进的数字信号处理和通信信号处理技术在基带上实现了恒参信道、瑞利衰落信道、瑞利衰落多径信道的模拟。同时本实用新型还采用特有的信道参数配置技术，从而实现了信道的延迟功率谱参数、衰落特性参数、信噪比参数和带宽参数的准确、可控。
文档编号H04B17/00GK202334538SQ20112036616
公开日2012年7月11日 申请日期2011年9月29日 优先权日2011年9月29日
发明者沈斌松 申请人:中国电子科技集团公司第五十四研究所