专利名称：基于抗时钟漂移的传输协议同步装置的制作方法
技术领域：
本实用新型公开一种基于抗时钟漂移的传输协议同步装置，特别适用于要求在通信双方时钟不同源条件下传输协议同步保持的通信系统。
背景技术：
由于通信双方时钟偏差的存在，造成系统同步不稳定，使业务通信能力下降，甚至通信中断。传输协议在双方时钟漂移的条件下，无法保证完全同步，这就给通信系统的可靠性与可用性的带来很大问题；解决时钟漂移常用的处理方式是系统全局授时，通过公共时钟源(如GPQ获取同源的高稳时钟保证系统传输协议的正常同步，使用这种处理方式的缺陷是由于要保证全局系统地统一授时，必须增加授时的辅助设备，这必然导致生产成本的提高，同时设备自身的可靠性和实用性也会大为降低。在军用通信系统中，为了得到更好的使用性能，必须保证传输协议在时钟漂移条件下的正常同步。
实用新型内容本实用新型的目的在于避免时钟漂移对于传输协议同步的影响而提供一种抗时钟漂移的传输协议同步方式，可以在通信双方时钟偏差条件下保证系统传输协议正常工作，给系统带来更好的使用性能，本实用新型可使用全数字器件实现，具有集成化程度高、 体积小、可移植性好等特点。本实用新型的目的是这样实现的一种抗时钟漂移的传输协议同步装置，包括辅助复接器1、调制器3、辅助分接器 5、本地时钟6和电源7，其特征在于还包括抗时钟漂移的传输协议同步模块2和抗时钟漂移解调器4 ；所述的辅助复接器1的输入端口 1与外部输入信息流相连，其输出端口 2与外部输入时钟流相连，其输出端口 3与抗时钟漂移的传输协议同步模块2的输入端口 1相连， 其输出端口 4与抗时钟漂移的传输协议同步模块2的输入端口 2相连，辅助复接器1的根据输入端口 1、2接收的外部输入业务数据、业务时钟，经过业务复接后，由输出端口 3、4将输出的帧信息、帧业务时钟送至抗时钟漂移的传输协议同步模块2 ；抗时钟漂移的传输协议同步模块2的输出端口 3与辅助分接器5的输入端口 3相连，其输出端口 4与辅助分接器5的输入端口 4相连，其输出端口 5与调制器3的输入端口 1相连，其输出端口 6与调制器3的输入端口 2相连，其输出端口 7与调制器3的输入端口 3相连，其输出端口 8与抗时钟漂移解调器4的输入端口 1相连，其输入端口 9与抗时钟漂移解调器4输出端口 2相连， 其输入端口 10与抗时钟漂移解调器4输出端口 3相连，其输入端口 11与抗时钟漂移解调器4输出端口 4相连，抗时钟漂移的传输协议同步模块2根据输入端口 1、2接收的帧信息、 帧业务时钟完成对与工作状态信息相匹配的发送协议信息复接，形成帧数据与帧数据时钟分别通过输出端口 5、6送给调制器3进行调制，其中发送协议信息由输入端口 9接收的工作状态信息匹配产生，同时将送给调制器3帧数据由端口 3接收到的解调钟进行发送协议信息分接，将该协议信息通过端口 8送给抗时钟漂移解调器4匹配对应的解调过程，其输入端口 10、11接收到的解调钟、解调码进行分接，将分接的接收协议信息通过输出端口 7送给调制器3进行调制过程匹配，同时将解调恢复的帧数据与帧数据时钟通过端口 3、4送给辅助分接器5进行业务分接；调制器3的输入端口 5与本地时钟6的输出端口 1相连，调制器3根据本地时钟6提供的本地时钟，并根据输入端口 1、2、3接收的帧数据、帧数据时钟、 接收协议信息匹配合适的调制过程，并将调制信号由输出端口 4送出；抗时钟漂移解调器 4输入端口 5与本地时钟6的输出端口 2相连，其输入端口 6与外部信号相连，抗时钟漂移解调器4根据输入端口 1接收的抗时钟漂移的传输协议同步模块2发送协议信息，将输入端口 6接收的输入信号进行解调过程的匹配，相干解调获取的时钟、码流通过输出端口 3、4 送至抗时钟漂移的传输协议同步模块2，以完成对接收协议信息和业务信息的分接，同时检测接收端的工作状态通过输出端口 2报至抗时钟漂移的传输协议同步模块2 ；辅助分接器 5根据抗时钟漂移的传输协议同步模块2输出的帧业务时钟、帧信息确定传输的业务信息， 由输出端口 1和输出端口 2输出。本实用新型的抗时钟漂移的传输协议同步模块2包括发送协议信息复接模块8、 发送协议信息产生模块9、状态监测模块10、接收协议信息分接模块11、发送协议信息分接模块12，所述的发送协议信息复接模块8的输入端1与辅助复接器1的输出端口 3相连， 其输入端2脚与辅助复接器1的输出端口 4相连，其输入3脚与发送协议信息产生模块9 的输出3脚相连，其输出4脚与调制器3输入端口 1相连，输出5脚与调制器3输入端口 2 相连，输出6脚与发送协议信息分接模块12的输入脚1相连，发送协议信息复接模块8将发送协议信息产生模块9产生的发送协议信息复接到复接业务数据的帧信息中，形成帧数据与帧数据时钟送至调制器3进行信号调制，同时将帧数据通过输出脚6送至发送协议信息分接模块12 ；发送协议信息产生模块9输入脚1与辅助复分接器1输出脚3相连，其输入脚2与状态监测模块10输出脚1相连，发送协议信息产生模块9根据状态监测模块10 的监测状态产生对应的发送协议信息；状态监测模块10输入脚2与抗时钟漂移解调器4输出脚2相连，状态监测模块10根据输入的信息监测接收通道的工作状态，并将信息上报给发送协议信息产生模块9 ；接收协议信息分接模块11输入脚3与抗时钟漂移解调器4输出端口 3相连，输入脚4与抗时钟漂移解调器4输出端口 4相连，其输出脚1与辅助分接器5 的输入端口 3相连，其输出脚2与辅助分接器5的输入端口 4相连，其输出脚5与调制器3 的输入端口 3相连，接收协议信息分接模块11完成从解调帧数据中分接接收协议信息的任务，并将其送至调制器控制相应的调制过程；发送协议信息分接模块12输入脚2与抗时钟漂移解调器4输出端口相连，其输出脚3与抗时钟漂移解调器4输入端口 1相连，发送协议信息分接模块12使用输入脚2接收到的解调时钟对1脚接收到的发送帧数据进行分接，模拟对端协议的分接过程，结合抗时钟漂移解调器4的双支路匹配解调，可以消除时钟漂移和抖动对传输协议同步造成的影响。发送协议信息复接模块8、发送协议信息产生模块9、 状态监测模块10、接收协议信息分接模块11、发送协议信息分接模块12各输入端20脚与电源7的输出端+V电压端连接，各输入端21脚与接地端连接，电源7提供各个模块的工作电压，地端将各个模块接公共地端。本实用新型的抗时钟漂移解调器4包括双通道下变频模块13、第一至第二相干解调模块14-1至14-2、双支路合并模块15、积分淬息模块16、位同步提取模块17、信道状态与接收状态监控模块18、协议信息匹配模块19，所述的双通道下变频模块13的输入脚1与
6本地时钟6输出端口 2相连，其输入2脚接接收到的调制信号B，其输入端5脚与协议信息匹配模块19的输出端1脚相连，其输入端6脚与协议信息匹配模块19的输出端2脚相连， 其输出端3脚与第一相干解调模块14-1的输入端1脚相连，其输出端4脚分别与第二相干解调模块14-2的输入端1脚相连，双通道下变频模块13根据协议信息匹配模块19输入的两路协议控制信息对接收信号B进行双支路下变频；第一至第二相干解调模块14-1至 14-2的输出端2脚分别与双支路合并模块15的输入端1、2脚相连，第一至第二相干解调模块14-1至14-2完成对两路下变频信号的相干解调；双支路合并模块15的输出端3脚与积分淬息模块16的输入端1脚相连，双支路合并模块15完成双支路基带信息的合并；积分淬息模块16的输入端2脚与位同步提取模块17的输出端3脚相连，其输出端3脚与信道状态与接收状态监控模块18输入端4脚相连，其输出端4脚与抗时钟漂移的传输协议同步模块2的输入端口 11相连，积分淬息模块16根据双支路合并模块15输出的相干检测合并信号，在位同步提取模块17输出的位同步信号控制下进行码元信息恢复，并将码元信息送给信道状态与接收状态监控模块18与抗时钟漂移的传输协议同步模块2 ；位同步提取模块17的输入端1脚与双通道下变频模块13的输出端3脚相连，其输入端2脚与双通道下变频模块13的输出端4脚相连，其输出端3脚与信道状态与接收状态监控模块18的输入端1脚和抗时钟漂移的传输协议同步模块2的输入端口 10相连，位同步提取模块17根据双通道下变频模块13输出的两路下变频信号合并提取出接收信息的位同步信号；信道状态与接收状态监控模块18的输入端2脚与接收信号端口 B相连，其输出端3脚与抗时钟漂移的传输协议同步模块2的输入端口 9相连，送给信道状态与接收状态监控模块18根据接收信号与恢复的码元信息监控工作状态，并将其上报至抗时钟漂移的传输协议同步模块2 ； 协议信息匹配模块19的输入端3脚与抗时钟漂移的传输协议同步模块2的输出端口 8相连，协议信息匹配模块19根据抗时钟漂移的传输协议同步模块2提供的发送协议信息控制双通道下变频模块13的双支路信号接收。双通道下变频模块13、第一至第二相干解调模块 14-1至14-2、双支路合并模块15、积分淬息模块16、位同步提取模块17、信道状态与接收状态监控模块18、协议信息匹配模块19各输入端20脚与电源7的输出端+V电压端连接， 各输入端21脚与接地端连接，电源7提供各个模块的工作电压，地端将各个模块接公共地端。本实用新型相比背景技术具有如下优点1.本实用新型采用的抗时钟漂移的传输协议同步模块2，先将产生的发送协议信息复接到的发送数据帧中，同时对接收数据帧进行接收协议信息分接，并在发送端模拟对端协议信息的分接过程，控制解调过程的正常进行，消除时钟漂移的影响。2.本实用新型的抗时钟漂移解调器4利用收发送协议匹配的双支路的下变频的解调过程，匹配链路的工作状态，消除时钟抖动对传输协议同步造成的影响。3.本实用新型的组成部件采用大规模现场可编程器件制作，因此可通过配置不同的程序灵活地实现对工作参数的修改，使结构大大简化，成本显著降低。4.本实用新型集成化程度高，因此体积小，重量轻，性能稳定可靠，可移植性好，维修方便，设备机动能力和可移植能力明显提高。
[0013]图1是本实用新型的电原理方框图。图2是本实用新型抗时钟漂移的传输协议同步模块2实施例的电原理图。图3是本实用新型抗时钟漂移解调器4实施例的电原理图。
具体实施方式
参照图1至图3，本实用新型由辅助复接器1、抗时钟漂移的传输协议同步模块2、 调制器3、抗时钟漂移解调器4、辅助分接器5、本地时钟6、电源7组成。图1是本实用新型的电原理方框图，实施例按图1连接线路。其中辅助复接器1的作用是将输入的业务信息形成携带业务信息的帧数据，供抗时钟漂移的传输协议同步模块2使用。抗时钟漂移的传输协议同步模块2的作用一方面是是将产生的发送协议信息复接到帧结构中，提供给调制器进行信号调制，另一方面是对接收到的帧数据信息分接，获取接收协议信息控制调制过程，同时恢复发送协议信息提供给抗时钟漂移解调器4进行协议匹配。调制器3的作用是完成与接收协议信息匹配的调制过程。抗时钟漂移解调器4的作用是受控的双支路协议信息匹配，控制解调过程，消除时钟抖动造成的传输协议失步现象，同时抗时为钟漂移的传输协议同步模块3提供信道工作状态信息。辅助分接器5完成业务信息的分接。本地时钟6 为通信系统提供一个工作的参考时钟。辅助复接器1、抗时钟漂移的传输协议同步模块2、 调制器3、抗时钟漂移解调器4、辅助分接器5、本地时钟6均采用的美国Altera公司生产 Stratix系列FPGA芯片制作。本实用新型抗时钟漂移的传输协议同步模块2的作用一方面是是将产生的发送协议信息复接到帧结构中，提供给调制器进行信号调制，另一方面是对接收到的帧数据信息分接，获取接收协议信息控制调制过程，同时在本端模拟发送协议信息在对端的分接状态，达到消除时钟漂移的目的。它由发送协议信息复接模块8、发送协议信息产生模块9、状态监测模块10、接收协议信息分接模块11、发送协议信息分接模块12组成。图2是本实用新型抗时钟漂移的传输协议同步模块2的电原理图，实施例按图2连接线路。其中发送协议信息复接模块8的作用是将产生的发送协议信息复接到帧数据信息中，送给调制器进行信号调制。发送协议信息产生模块9根据状态监测模块10的状态监控信息产生发送协议信息，提供给发送协议信息复接模块8进行复接。状态监测模块10的作用是根据抗时钟漂移解调器4上报的信息分析信道状态，获取状态监控信息。接收协议信息分接模块11的作用是根据抗时钟漂移解调器4解调出的接收帧数据信息分接接收协议控制信息，并将其送至调制器3控制匹配的调制过程。发送协议信息分接模块12的作用是模拟对端协议信息的分接过程，消除时钟的漂移影响。实施例协议信息复接模块8、发送协议信息产生模块 9、状态监测模块10、接收协议信息分接模块11、发送协议信息分接模块12均采用同一块美国Altera公司生产Stratix系列FPGA芯片制作。本实用新型抗时钟漂移解调器4作用是通过双支路协议信息匹配，控制解调过程，消除时钟抖动造成的传输协议失步现象，同时将信道工作状态信息提供给抗时钟漂移的传输协议同步模块2。它由双通道下变频模块13、第一至第二相干解调模块14-1至14-2、 双支路合并模块15、积分淬息模块16、位同步提取模块17、信道状态与接收状态监控模块 18、协议信息匹配模块19组成，图3是本实用新型抗时钟漂移解调器4的电原理图，实施例按图3连接线路。双通道下变频模块13的作用是根据协议信息匹配模块的匹配结果，进行双通道的下变频处理并将处理的结果分两路输出，两路信号送至第一至第二相干解调模块 14-1至14-2的各输入1脚，完成相干解调过程，同时与相干解调的两路信号一起送至位同步提取模块17。双支路合并模块15的作用是完成两支路信号的基带合并。同步提取模块 17的作用是根据相干检测的结果提取位同步信号输出至积分淬息模块16的输入2脚完成对于业务数据帧信息的解调。信道状态与接收状态监控模块18的作用是将接收信号和接收通道的工作状态上报。协议信息匹配模块19的作用是完成对发送协议信息的匹配，根据匹配结果控制下变频过程。实施例双通道下变频模块13、第一至第二相干解调模块14-1至 14-2、双支路合并模块15、积分淬息模块16、位同步提取模块17、信道状态与接收状态监控模块18、协议信息匹配模块19均采用同一块美国Altera公司生产Mratix系列FPGA芯片制作。本实用新型电源7提供各部件的直流工作电压，实施例采用市售通用集成稳压直流电源块制作，其输出+V电压为+3. 3V、供电电流为1A。本实用新型简要工作原理如下本实用新型实现对通信双方在时钟漂移情况下的传输协议同步，能够消除双方时钟漂移和抖动带来的影响。辅助复接器1将收到的业务信息钟码构建成帧数据流，然后将帧数据流送给抗时钟漂移的传输协议同步模块2，抗时钟漂移的传输协议同步模块2将发送的协议信息复接到帧数据中，送至调制器3进行信号调制，同时采用与对端同源的时钟模拟对端传输协议的分接过程，并通过双支路匹配消除同源时钟抖动的影响，控制本端接收通道的正确接收，并将解调出的帧数据流分接接收协议信息控制调制器3对应的调制过程；抗时钟漂移解调器4将接收到信号进行匹配协议双通道的下变频处理，检测信道和接收通道的工作状态，并通过相干解调的方式解调出业务数据帧信息，解调出的帧信息送至辅助分接器5，辅助分接器5经过业务信息恢复输出获取的业务信息，由端口输出；本实用新型安装结构如下把图1至图3中所有电路器件按图1至图3连接线路，通过两块美国Altera公司生产Stratix系列FPGA芯片实现，安装在一块长、宽分别为280X^0mm的印制板上，印制板上安装业务数据的钟码输入端口 a、b、业务信息的钟码输出端口 c、d的电缆插座以及调制信号与接收信号端口 A、B的电缆插座，组装成本实用新型。
9
权利要求1.基于抗时钟漂移的传输协议同步装置，包括辅助复接器(1)、调制器(3)、辅助分接器(5)、本地时钟(6)和电源(7)，其特征在于还包括抗时钟漂移的传输协议同步模块O) 和抗时钟漂移解调器⑷；所述的辅助复接器⑴的输入端口 1与外部输入信息流相连，其输出端口 2与外部输入时钟流相连，其输出端口 3与抗时钟漂移的传输协议同步模块O) 的输入端口 1相连，其输出端口 4与抗时钟漂移的传输协议同步模块O)的输入端口 2相连，辅助复接器(1)的根据输入端口 1、2接收的外部输入业务数据、业务时钟，经过业务复接后，由输出端口 3、4将输出的帧信息、帧业务时钟送至至抗时钟漂移的传输协议同步模块O)；抗时钟漂移的传输协议同步模块O)的输出端口 3与辅助分接器(5)的输入端口 3相连，其输出端口 4与辅助分接器(5)的输入端口 4相连，其输出端口 5与调制器(3)的输入端口 1相连，其输出端口 6与调制器(3)的输入端口 2相连，其输出端口 7与调制器 (3)的输入端口 3相连，其输出端口 8与抗时钟漂移解调器(4)的输入端口 1相连，其输入端口 9与抗时钟漂移解调器(4)输出端口 2相连，其输入端口 10与抗时钟漂移解调器输出端口 3相连，其输入端口 11与抗时钟漂移解调器(4)输出端口 4相连，抗时钟漂移的传输协议同步模块( 根据输入端口 1、2接收的帧信息、帧业务时钟完成对与工作状态信息相匹配的发送协议信息复接，形成帧数据与帧数据时钟分别通过输出端口 5、6送给调制器(3)进行调制，其中发送协议信息由输入端口 9接收的工作状态信息匹配产生，同时将送给调制器C3)帧数据由端口 3接收到的解调钟进行发送协议信息分接，将该协议信息通过端口 8送给抗时钟漂移解调器(4)匹配对应的解调过程，其输入端口 10、11接收到的解调钟、解调码进行分接，将分接的接收协议信息通过输出端口 7送给调制器( 进行调制过程匹配，同时将解调恢复的帧数据与帧数据时钟通过端口 3、4送给辅助分接器( 进行业务分接；调制器(3)的输入端口 5与本地时钟(6)的输出端口 1相连，调制器C3)根据本地时钟(6)提供的本地时钟，并根据输入端口 1、2、3接收的帧数据、帧数据时钟、接收协议信息匹配合适的调制过程，并将调制信号由输出端口 4送出；抗时钟漂移解调器(4)输入端口 5 与本地时钟(6)的输出端口 2相连，其输入端口 6与外部信号相连，抗时钟漂移解调器根据输入端口 1接收的抗时钟漂移的传输协议同步模块( 发送协议信息，将输入端口 6 接收的输入信号进行解调过程的匹配，相干解调获取的时钟、码流通过输出端口 3、4送至抗时钟漂移的传输协议同步模块( ，以完成对接收协议信息和业务信息的分接，同时检测接收端的工作状态通过输出端口 2报至抗时钟漂移的传输协议同步模块O)；辅助分接器 (5)根据抗时钟漂移的传输协议同步模块( 输出的帧业务时钟、帧信息确定传输的业务信息，由输出端口 1和输出端口 2输出。
2.根据权利要求1所述的基于抗时钟漂移的传输协议同步装置，其特征在于抗时钟漂移的传输协议同步模块( 包括发送协议信息复接模块(8)、发送协议信息产生模块 (9)、状态监测模块(10)、接收协议信息分接模块(11)和发送协议信息分接模块(1 ；所述的发送协议信息复接模块(8)的输入端1与辅助复接器(1)的输出端口 3相连，其输入端2 脚与辅助复接器(1)的输出端口 4相连，其输入3脚与发送协议信息产生模块(9)的输出 3脚相连，其输出4脚与调制器(3)输入端口 1相连，输出5脚与调制器(3)输入端口 2相连，输出6脚与发送协议信息分接模块(1 的输入脚1相连，发送协议信息复接模块(8) 将发送协议信息产生模块(9)产生的发送协议信息复接到复接业务数据的帧信息中，形成帧数据与帧数据时钟送至调制器C3)进行信号调制，同时将帧数据通过输出脚6送至发送协议信息分接模块(12)；发送协议信息产生模块(9)输入脚1与辅助复分接器⑴输出脚 3相连，其输入脚2与状态监测模块(10)输出脚1相连，发送协议信息产生模块(9)根据状态监测模块(10)的监测状态产生对应的发送协议信息；状态监测模块(10)输入脚2与抗时钟漂移解调器(4)输出脚2相连，状态监测模块(10)根据输入的信息监测接收通道的工作状态，并将信息上报给发送协议信息产生模块(9)；接收协议信息分接模块(11)输入脚3与抗时钟漂移解调器(4)输出端口 3相连，输入脚4与抗时钟漂移解调器(4)输出端口 4相连，其输出脚1与辅助分接器(5)的输入端口 3相连，其输出脚2与辅助分接器(5) 的输入端口 4相连，其输出脚5与调制器(3)的输入端口 3相连，接收协议信息分接模块 (11)完成从解调帧数据中分接接收协议信息的任务，并将其送至调制器控制相应的调制过程；发送协议信息分接模块(1 输入脚2与抗时钟漂移解调器(4)输出端口相连，其输出脚3与抗时钟漂移解调器(4)输入端口 1相连，发送协议信息分接模块(1 使用输入脚2 接收到的解调时钟对1脚接收到的发送帧数据进行分接，模拟对端协议的分接过程，结合抗时钟漂移解调器的双支路匹配解调，消除时钟漂移和抖动对传输协议同步造成的影响。
3.根据权利要求1或2所述的基于抗时钟漂移的传输协议同步装置，其特征在于 抗时钟漂移解调器(4)包括双通道下变频模块(13)、第一至第二相干解调模块(14-1至 14-2)、双支路合并模块(15)、积分淬息模块(16)、位同步提取模块(17)、信道状态与接收状态监控模块(18)、协议信息匹配模块(19)，所述的双通道下变频模块(1 的输入脚1与本地时钟(6)输出端口 2相连，其输入2脚接接收到的调制信号B，其输入端5脚与协议信息匹配模块(19)的输出端1脚相连，其输入端6脚与协议信息匹配模块(19)的输出端2 脚相连，其输出端3脚与第一相干解调模块(14-1)的输入端1脚相连，其输出端4脚分别与第二相干解调模块(14- 的输入端1脚相连，双通道下变频模块(1 根据协议信息匹配模块(19)输入的两路协议控制信息对接收信号B进行双支路下变频；第一至第二相干解调模块(14-1至14-2)的输出端2脚分别与双支路合并模块(1 的输入端1、2脚相连，第一至第二相干解调模块(14-1至14- 完成对两路下变频信号的相干解调；双支路合并模块(1 的输出端3脚与积分淬息模块(16)的输入端1脚相连，双支路合并模块(1 完成双支路基带信息的合并；积分淬息模块(16)的输入端2脚与位同步提取模块(17)的输出端3脚相连，其输出端3脚与信道状态与接收状态监控模块(18)输入端4脚相连，其输出端4脚与抗时钟漂移的传输协议同步模块O)的输入端口 11相连，积分淬息模块(16)根据双支路合并模块(1 输出的相干检测合并信号，在位同步提取模块(17)输出的位同步信号控制下进行码元信息恢复，并将码元信息送给信道状态与接收状态监控模块(18)与抗时钟漂移的传输协议同步模块O)；位同步提取模块(17)的输入端1脚与双通道下变频模块(1 的输出端3脚相连，其输入端2脚与双通道下变频模块(1 的输出端4脚相连，其输出端3脚与信道状态与接收状态监控模块(1 的输入端1脚和抗时钟漂移的传输协议同步模块O)的输入端口 10相连，位同步提取模块(17)根据双通道下变频模块(13) 输出的两路下变频信号合并提取出接收信息的位同步信号；信道状态与接收状态监控模块 (18)的输入端2脚与接收信号端口 B相连，其输出端3脚与抗时钟漂移的传输协议同步模块(2)的输入端口 9相连，送给信道状态与接收状态监控模块(18)根据接收信号与恢复的码元信息监控工作状态，并将其上报至抗时钟漂移的传输协议同步模块O)；协议信息匹配模块(19)的输入端3脚与抗时钟漂移的传输协议同步模块( 的输出端口 8相连，协议信息匹配模块(19)根据抗时钟漂移的传输协议同步模块( 提供的发送协议信息控制双通道下变频模块(1 的双支路信号接收。
专利摘要本实用新型公开一种基于抗时钟漂移的传输协议同步装置，它涉及通信领域中通信双方的时钟漂移、传输协议同步的数字信号处理装置。它由辅助复接器、抗时钟漂移的传输协议同步模块、调制器、抗时钟漂移解调器、辅助分接器器、本地时钟、电源等部件组成。它采用传输协议的本地恢复技术，同时利用双通道匹配解调协议控制信息，消除时钟抖动造成的模糊现象，实现了在通信双方时钟漂移下传输协议同步的通信装置。且本实用新型还具有电路结构简单、集成化程度高、性能稳定可靠、可移植性好、成本低廉等特点。特别适用于要求在通信双方时钟不同源条件下传输协议同步保持的通信系统。
文档编号H04L7/00GK202261325SQ20112036618
公开日2012年5月30日 申请日期2011年9月29日 优先权日2011年9月29日
发明者刘莹, 卢坡, 吴丹, 唐秋菊, 孙柏昶, 宋建明, 宋迎东, 沈斌松, 韩明钥 申请人:中国电子科技集团公司第五十四研究所