专利名称：用于接收模拟和数字电视信号的接收机和方法
用于接收模拟和数字电视信号的接收机和方法领域本公开一般涉及电视接收机，尤其涉及能够接收和解调模拟电视信号和数字电视信号的电视接收机。背景模拟电视(TV)接收机往往在被称为调谐器的组件中将模拟TV传输从第一射频(RF)下变频到中频(IF)信号。IF信号通过两个高度选择性的滤波器，一个滤波器用于视频IF(VIF)而另一个滤波器用于声音IF(SIF)，这两个滤波器通常是使用表面声波(SAW)技术来构造的。调谐器向视频解调器提供结果得到的视频IF(VIF)信号以恢复基带视频(复合视频消隐和同步，或即CVBS)及其载波。该载波通常被恢复并应用于声音IF(SIF)信号以进一步将SIF信号频率转换到被称为载波间SIF、第二(2nd) SIF或SSIF的第二 IF频率。 声道解调器可随后应用于SSIF信号以恢复基带音频信号。对射频(RF)干扰敏感的调谐器通常被包含在金属化的罐中，该金属化的罐被设计成屏蔽调谐器以免受RF干扰，包括由开关噪声生成的干扰和其他寄生RF干扰。取决于成本、性能和系统架构考虑，模拟TV解调器和声音解调器可以共处或可以不共处在金属化的罐内并且可以与或可以不与调谐器整合。在常规数字TV接收中，存在类似的实现。针对数字TV (DTV)传输和模拟TV (ATV)不同地优化其性能参数的调谐器将DTV信号从RF信号下变频到IF信号以通过具有与为ATV所需的性能特性不同的性能特性的SAW滤波器进行滤波。结果得到的IF信号被呈现给DTV解调器，该DTV解调器解码IF信号以产生被称为运动图像专家组(MPEG)传输流(TS)的数字输出。调谐器通常封闭在金属化的罐中以抑制RF干扰，并且数字解调器通常由于其造成显著RF干扰的潜在性而置于金属化的罐之外。概述在一实施例中，一种集成电路包括调谐器、数字电视(DTV)解调器、模拟电视(TV)解调器、和控制器。调谐器包括用于接收包括模拟电视信号和数字电视信号中的至少一者的射频(RF)信号的输入端，并且包括第一输出端和第二输出端。DTV解调器包括耦合至调谐器的第一输出端的DTV输入端并且包括DTV输出端。ATV解调器包括耦合至调谐器的第二输出端的ATV输入端并且包括ATV输出端。控制器耦合至调谐器、DTV解调器和ATV解调器并被适配成配置调谐器、以及配置DTV解调器和ATV解调器中的至少一者以接收选定电视格式的电视内容。在另一实施例中，接收机包括具有DTV输入端和DTV输出端的数字电视(DTV)解调器。DTV解调器解码信号以产生数字电视输出信号。接收机还包括具有ATV输入端和ATV输出端的模拟电视(ATV)解调器。ATV解调器解调该信号以产生数字格式和模拟格式之一的模拟电视输出信号。接收机还包括具有用于接收射频(RF)信号的调谐器输入端的调谐器，该RF信号包括模拟电视信号和数字电视信号中的至少一者。调谐器包括第一输出端和第二输出端并被适配成将RF信号转换成具有中频的信号。接收机还包括配置成控制调谐器、DTV解调器和ATV解调器的操作以选择性地向第一输出连接和第二输出连接中的一者提供信号的的控制器。
附图
简述图I是包括调谐器、微控制单元(MCU)、数字电视解调器和模拟电视解调器的集成电路的框图。图2在部分框图中和以部分示意性的形式解说电视接收机中的图I的调谐器的射频前端电路部分的实施例。图3是图I的调谐器的数字前端电路的实施例的框图。图4是图I的数字电视解调器的实施例的框图。图5是图I的模拟电视解调器的实施例的框图。在以下描述中，在不同的附图中使用相同的参考编号指示类似或相同的项。
具体实施方式
以下描述能够选择性地解调模拟电视信号或数字电视信号的集成混合信号电视接收机电路的实施例。该集成电路实现窄板设计、低部件计数的电视接收机电路，包括适于国际传输标准的印刷电路板设计。在一实施例中，一种集成电路包括用于接收RF频率下的TV信号的输入端和配置成对该TV信号进行滤波和放大并将其从RF频率下变频至中频(IF)的调谐器电路，该中频TV信号可被提供给模拟解调器和/或数字解调器以提取视频和音频信号并向输入/输出接口提供经解调/经解码信号。该集成电路还包括模拟TV解调器、数字TV解调器和微控制单元(MCU)，该MCU控制时钟信号、输出信号定时、自动增益控制(AGC)、校准和用于限制寄生RF干扰的各种其他操作。以下参照图I来描述提供模拟TV接收机和数字TV接收机功能性两者的集成电路的示例。图I是包括调谐器104、微控制单元114、数字电视(DTV)解调器106和模拟电视(ATV)解调器110的集成电路100的框图。集成电路100还包括配置成接收射频(RF) TV信号的输入接口 102。RF TV信号可包括包含音频和视频内容的多个TV频道。在一实施例中，输入接口 102可耦合至一个或多个连接接口，其中的每个连接接口被配置成连接至地面天线以及(诸如同轴电缆、以太网电缆、音频/视频电缆、或其任何组合的)携带数字格式或模拟格式的RF TV信号的电缆。在一些实例中，RF TV信号可包括数字和模拟TV信号两者。输入接口 102包括连接至调谐器104的输出端。调谐器104包括RF前端电路116，该RF前端电路116具有连接至输入接口 102的输出端的输入端和连接至数字前端电路118的输出端。数字前端电路118包括连接至DTV解调器106的第一输出端和连接至ATV解调器110的第二输出端。DTV解调器106包括连接至DTV输入/输出(I/O)接口 108的一个或多个输出端，该DTV输入/输出(I/O)接口108可连接至诸如MPEG解码芯片上的高清晰度DTV系统之类的数字电视系统。ATV解调器110包括连接至ATV I/O接口 112的一个或多个输出端，该ATV I/O接口 112可连接至模拟电视系统。集成电路100还包括由调谐器104、DTV解调器106、DTV I/O接口 108、ATV解调器110和ATV I/O接口 112共享的微控制单元(MCU)114。MCU 114控制各种组件的配置和操作。另外，MCU 114包括用于从主机系统接收信号的主机接口 126，该主机系统可使用集成电路间(I2C)总线来与MCU 114通信。MCU 114包括只读存储器(ROM) 120、随机存取存储器122、和可任选的非易失性存储器(NVM) 123，这些存储器可由MCU 114访问以存储数据和指令。另外，MCU 114控制片上ATV模拟器电路124，该片上ATV模拟器电路124被配置成将经模拟的ATV信号注入数字前端电路118以提供集成电路100的自检测和纳入集成电路100的TV设备的自检测能力，从而可能减少开销检测成本。在另一实施例，ATV模拟器电路124可被配置成将经模拟ATV信号注入RF前端电路116。在所解说的示例中，双向连接器被用于描绘各种组件之间的逻辑连接。然而，应当领会，此类逻辑连接可包括多条迹线或物理通信路径，从而允许在两个组件之间双向地传达数据。在特定示例中，此类数据可包括一个方向上的电视内容和另一方向上的反馈数据。
在一示例中，MCU 114按需配置调谐器104、DTV解调器106和ATV解调器110以达成模拟和数字TV传输两者的期望的性能特性。RF前端电路116接收RF信号，对该RF信号进行放大、混频和滤波以产生中频(IF)下的同相和正交(I和Q)输出信号，这些输出信号被提供给数字前端电路118。数字前端电路118应用增益并执行进一步的滤波。例如，数字前端电路118可应用信道化滤波器功能以对IF信号进行滤波。在一实施例中，信道化滤波器功能是用模数转换器(ADC)、数字滤波器和数模转换器(DAC)的组合来实现的，以允许滤波器传递特性的取决于正被接收的传输标准的可配置性。数字前端电路118向包括DTV解调器106和ATV解调器110的解调器电路系统提供IF输出信号(包括ATV或DTV内容)以分别恢复基带DTV信号或ATV信号。IF输出信号是数字IF信号，该数字IF信号是由频谱位于某个通带中的多个比特表示的DTV或ATV内容的离散时间数字表示，其中该通带的中心被定义为IF载波频率。ATV解调器110解调包括ATV内容的IF信号以分开基带视频CVBS和SSIF或基带声音信号。DTV解调器106解调包括DTV内容的IF信号以产生运动图像专家组(MPEG)传输流。在一实施例中，集成电路100在以互补金属氧化物半导体(CMOS)技术实现的混合信号集成电路中集成多个电视接收机功能，包括调谐器功能、ATV解调器功能、DTV解调器功能、和共用控制功能。相对于组合多个分开的电路组件的系统而言，将各种功能集成到单个IC中减少了电路组件的数目并且减少了印刷电路板面积。另外，集成电路100提供接收机，该接收机可被配置成通过提供可配置的固态信号处理元件来遵循多个国际传输标准。因此，集成电路100实现了制造商的降低的库存控制复杂度，因为相同的集成电路结构可被配置成结合各种接收标准使用。另外，集成电路100的CMOS实现提供具有减少的电路占用空间的窄板设计电路板(即，具有相对较小厚度的电路板)，该电路板可容易地纳入到薄屏电视机中。将调谐器104与DTV解调器106和ATV解调器110以及与DTV I/O接口 108集成是意义重大的。具体地，调谐器104对源于分别由DTV解调器106和ATV解调器110执行的DTV和ATV解调器功能的操作的干扰敏感。来自混合信号集成电路(IC)的数字电路系统的周期性脉冲发射可能干扰RF性能。具体地，开关噪声可生成电磁干扰，该电磁干扰可将RF干扰引入接收机电路系统，从而将噪声添加到尤其在开关频率及其谐波下的RF信号。另外，RF干扰源于例如DTV I/O接口 108上的数字I/O活动(例如，数字MPEG传输流输出)。另外，调谐器104、DTV解调器106和ATV解调器110的集成呈现出关于将跨多个传输标准的性能规范合并在共用的规范超集内的困难。另外，此类集成呈现出对能够管理调谐器104、DTV解调器106和ATV解调器110的配置以在每种目标操作情景(即，针对每个传输标准和针对每种类型的RF信号)中工作的控制器的需要。MCU 114充当可被配置成针对选定传输标准管理这些组件的共享控制器。关于将调谐器104、DTV解调器106和ATV解调器110集成在集成电路上的另一问题涉及热耗散。具体地，RF前端116、数字前端118、MCU 114、DTV解调器106和ATV解调器110在相对较小的封装区域中的集成与将一些或所有此类电路分开的常规接收机相比在小封装区域中提供相对较高的功率耗散密度。在一些实例中，相对于常规混合接收机电路而言，在调谐器104内共享用于ATV和DTV功能两者的电路组件减少了集成电路100的总体热耗散。取决于正在接收的信号的类型，集成电路100允许调谐器104的各种操作与DTV解调器106之间和此类操作与ATV解调器110之间的复杂通信，例如，根据DTV解调器106和ATV解调器110之一内确定的信息对调谐器104的参数进行实时动态优化。相反，常规接收机电路系统使用需要通过端口，通常通过串行端口来传达此类信息的多个1C，该串行端口的带宽限制所传达的信息量及其递送的精确定时。串行端口活动造成可进一步干扰调谐器104的操作的寄生RF干扰。因此，不同于在其中通信通常限于不频繁地或者在某些性 能参数可被放宽的时刻期间发生的常规系统，集成电路100可实时或接近实时地利用DTV和ATV解调器106和110与调谐器104之间相对稳健的通信，从而提供调谐器104和解调器(DTV解调器106和ATV解调器110)的增强的性能。通过将MCU 114、DTV解调器106、ATV解调器110和调谐器104集成在集成电路中，诸如从解调器至调谐器104的可调整增益控制反馈信号之类的连续反馈信息不需要调谐器104与DTV解调器106之间和调谐器104与ATV解调器110之间分开的串行端口。因此，集成电路100在启用用于沿传导控制信号的PCB迹线引入RF干扰的路径方面(例如，管脚的数目)提供减少的实现成本。另外，内含MCU 114减少了串行控制端口活动并减少了伴随的RF干扰。MCU 114例如经由串行端口从主机系统接收简单的不频繁的指令，并且MCU 114可将此类指令翻译成较复杂的规程，这些规程在内部执行用于各种组件的重新配置包括工作参数和各种实时信号处理功能，诸如频道扫描算法、信噪比(SNR)计算和报告、差错恢复、AGC定时等。在一示例中，MCU 114配置调谐器104和ATV解调器110用于模拟TV接收。模拟RF电视接收例如比数字RF电视接收对RF干扰更敏感。因此，MCU 114在接收模拟频道时禁用DTV解调器106和输出传输流以减少或消除其因数字开关噪声所导致的噪声贡献。在特定示例中，在接收ATV信号时，MCU 114控制DTV解调器106和DTV I/O接口 108进入使用相对较少功率或者完全被禁用的“空闲”模式或状态。MCU 114还可操控DTV解调器106内的时钟信号以减少或消除可能在感兴趣的频率上引入RF干扰的、与时钟有关的RF毛刺。另外，MCU 114控制ATV解调器110和ATV I/O接口 112的操作以提供用于减少带内噪声的差分输出信号。在另一示例中，MCU 114配置调谐器104和DTV解调器106用于数字TV接收。一般而言，DTV I/O接口 108的输出管脚的数字开关可在接收机中生成寄生干扰。MCU 114控制DTV解调器106的时钟速率和开关定时并且控制来自DTV I/O接口 108的数字传输流的输出的定时以减少或消除感兴趣的频率下的寄生RF干扰。MCU 114提供对DTV解调器106和ATV解调器110的集成管理以减少或消除RF干扰。在一个示例中，MCU 114控制数字开关事件的定时和波形，以使得结果得到的数字开关噪声的频谱减少了感兴趣的频带中的结果得到的寄生干扰。另外，MCU 114调整时钟速率以控制与时钟有关的毛刺的位置，从而避免直接将寄生RF干扰引入信号频带或者引入可通过互调机制间接转换成信号通带的频率下的寄生RF干扰。图2在部分框图中和以部分示意性的形式解说了电视接收机200中的调谐器104和MCU 114的实施例。TV接收机200包括调谐器104、MCU 114和集成无源器件(ITO) 225。IPD 225可以集成在图I的集成电路100内。替换地，ITO 225可以是分开的或单独集成的电路，并且集成电路100可包括用于连接至IPD 225的端子对。IPD 225包括电感器集合，其中解说了代表性的电感器227。调谐器104 —般包括RF前端电路116，该RF前端电路116包括低噪声放大器(LNA) 210、跟踪带通滤波器220、预调理电路230、混频电路240、第一中频(IF)处理电路250和第二 IF处理电路260。调谐器104还包括数字前端电路118。调谐器104还包括三个功率检测器291、292和293。LNA 210具有用于接收标记为“RFf5入”的RF输入信号的第一输入端，用于接收标记为“LNA AGd^LNA自动增益控制信号的第二输入端，以及输出端。 跟踪带通滤波器220具有连接至LNA 210的输出端的第一输入端，用于接收标记为“FBP调谐”的中心频率调谐信号的第二输入端，连接至电感器227的两个端子，以及输出端。预调理电路230包括衰减器232和滤波器234。衰减器232具有连接至跟踪带通滤波器220的输出端的第一输入端，用于接收标记为“衰减AGC”的衰减器自动增益控制信号的第二输入端，以及输出端。滤波器234具有连接至衰减器232的输出端的第一输入端，用于接收标记为“&Ρ调谐”的截止频率调谐信号的第二输入端，以及输出端。混频电路240包括本地振荡器242和混频器244。本地振荡器242具有用于接收标记为“Fw调谐”的本地振荡器调谐信号的输入端，以及用于提供包括同相混频信号和正交混频信号的两个混频信号的输出端。混频器244具有连接至滤波器234的输出端的第一输入端，连接至本地振荡器242的输出端的第二输入端,用于提供同相IF信号的第一输出端，以及用于提供正交IF信号的第二输出端。IF电路250包括可变增益放大器(VGA) 252、低通滤波器254、VGA 256、和模数转换器(ADC)258。VGA 252具有连接至混频器244的第一输出端的第一输入端，用于接收标记为“VGA-1 AGd^VGA自动增益控制信号的第二输入端，以及输出端。低通滤波器254具有连接至VGA 252的输出端的输入端，用于接收标记为“Flp-调谐”的低通滤波器调谐信号的第二输入端，以及输出端。VGA 256具有连接至低通混频器254的输出端的第一输入端，用于接收标记为“VGA-2 AGCl^VGA自动增益控制信号的第二输入端，以及输出端。ADC 258具有连接至VGA 256的输出端的输入端，以及输出端。IF 电路 260 包括 VGA 262、低通滤波器 264、VGA 266、以及 ADC 268。VGA 262 具有连接至混频器244的第二输出端的第一输入端，用于接收信号VGA-I AGC的第二输入端，以及输出端。低通滤波器264具有连接至VGA 262的输出端的输入端，用于接收标记为“Flp-调谐”的低通滤波器调谐信号的第二输入端，以及输出端。VGA 266具有连接至低通混频器264的输出端的第一输入端，用于接收信号VGA-2 AGC的第二输入端，以及输出端。ADC 268具有连接至VGA 266的输出端的输入端，以及输出端。在另一实施例中，在IF电路250和260中存在附加的增益或衰减元件。此类附加元件也可包括增益控制信号。
数字前端电路118具有分别连接至ADC 258和268的输出端的第一输入端和第二输入端。数字前端电路118还包括用于接收标记为“解调AGC”的增益控制信号的第三输入端、用于向DTV解调器106提供IF信号的第一输出端，以及用于向ATV解调器110提供IF信号的第二输出端。MCU 114具有用于接收标记为“FLTR PWR”的滤波器功率信号的第一输入端，以及用于接收标记为“VGA PWR”的VGA功率信号的第二输入端。MCU 114还包括提供频率调谐信号Fbp调谐、Flp调谐、以及Fuj调谐的第一输出端，以及用于提供AGC信号LNA AGC、衰减AGC、VGA-I AGC (x2)、VGA-2 AGC (x2)、解调 AGC 的第二输出端。功率检测器291具有连接至滤波器234的输出端的输入端，以及连接至MCU 114的第一输入端的用于提供跟踪带通滤波器220的标记为“FLTR PWR”的功率电平信号的输出端。功率检测器292具有分别连接至VGA 252和VGA262的输出端的第一和第二输入端，以及连接至MCU 114的第二输入端的用于提供两个信号的输出端，这两个信号包括VGA 252的功率电平信号和VGA 262的功率电平信号并集体标记为“VGA-1 PWR”。功率检 测器293具有分别连接至VGA 256和VGA 266的输出端的第一和第二输入端，以及连接至MCUl 14的第二输入端的用于提供两个信号的输出端，这两个信号包括VGA 256的功率电平信号和VGA 266的功率电平信号并集体标记为“VGA-2PWR”。MCUl 14通过提供控制信号LNAAGC、Fbp调谐、衰减AGC、Flp调谐、Flo调谐、VGA ADC、VGA-2 AGC和解调AGC，通过直接而不是不得不经由串行连接传达这些控制信号，来控制调谐器104的RF前端电路116。在运行中，接收机200充当适配成接收和解调电视频道的电视接收机。信号RF输入是宽带信号，该宽带信号包括来自调制到不同频率下的载波的若干电视信号的能量。不同的载波构成可从其接收电视内容的电视频道。信号RF I入可从天线、电缆电视连接、卫星连接、另一宽带信号源接收。MCU 114被适配成根据由用户选择的频道来控制接收机200中的各种元件。接收机200将双滤波器架构用于预混频调谐器。信号RFf5入被接收并且若有必要在LNA 210中在MCU 114的控制下经由信号LNA AGC被放大。跟踪带通滤波器220是二阶LC滤波器，该二阶LC滤波器通过对相邻频道进行滤波来辅助提供镜像抑制，这些相邻频道的能量中的显著部分可被反射到通带中。跟踪带通滤波器220是用电感器227和开关电容器阵列来实现的，对开关电容器阵列的选择用于在MCU 114的控制下经由信号Fbp调谐来调谐跟踪带通滤波器220的通带的中心频率。衰减器232在MCU 114的控制下经由信号衰减AGC提供对来自跟踪带通滤波器220的经部分滤波的RFs5a信号的衰减。滤波器234在MCU 114的控制下经由信号Fuj调谐提供对混频信号的三次谐波和更高次谐波的附加衰减以防止来自相邻频道的不希望有的能量混频到通带中。本地振荡器242使用为方波的数字混频信号，该方波在其三次谐波和更高次谐波处具有显著的能量。混频器244是将经滤波和经衰减的RF -入信号与来自本地振荡器242的信号混频以产生总和或差分输出频率的正交混频器= fCff+fL0(I)或f2 = fCff-fL0(2)其中f 是选定频道的载波的频率，并且是本地振荡器频率。当期望的IF由上式I中的表示时，电视接收机200被认为是高IF接收机。当期望的IF由上式2中的f2表示时，电视接收机200被认为是低IF接收机。在一实施例中，期望的IF可在3兆赫到5兆赫(MHz)的范围内选择，并且因此，电视接收机200实现低IF架构。在特定示例中，期望的IF可被选为OMHz，从而允许电视接收机100充当直接下变频接收机。为了将选定频道调谐至期望IF，在MCU 114的控制下经由信号Fuj将本地振荡器242设成在与选定频道混频时将选定频道转换成OMHz或3-5MHz的低IF频率的频率。本地振荡器242被配置成向混频器244提供两个输出同相本地振荡器输出和正交本地振荡器输出。混频器244向IF电路250提供同相IF信号，并向IF电路260提供正交IF信号，以供进一步处理。在其他实施例中，接收机200可使用高IF架构或者可使用直接下变频架构。
IF电路250和260中的每一者对来自混频器244的同相和正交IF信号执行进一步的信号调理。例如，在IF电路250中进一步调理同相IF信号，其中VGA 252在MCU 114的控制下经由信号VGA-I AGC放大同相IF信号。低通滤波器254提供期望频道的衰减；例如，当对于6MHz的信号带宽而言工作在4MHz的IF下时，低通滤波器254提供7MHz的截止频率以上的衰减以过滤信道带宽以上的不希望有的能量。VGA 256接收经滤波的同相IF信号并将其放大或衰减至防止ADC 258中的信号限幅的电平。VGA 256在MCU 114的控制下经由信号VGA-2 AGC工作。ADC 258将经滤波且经设置电平的同相IF信号转换到数字域。IF电路260与IF电路250类似地起作用，除了 IF电路260中的处理是对来自混频器244的正交IF信号进行的之外。数字前端电路118分别从ADC 258和268接收同相和正交数字域IF信号，并可任选地执行各种数字信号处理功能，包括对同相和正交信号进行滤波和镜像抑制。数字前端118包括用于向DTV解调器106提供同相和正交IF信号的第一输出端，以及用于向ATV解调器110提供同相和正交IF信号的第二输出端。在运行中，具有可编程ROM 120的MCU 114可根据需要来配置调谐器104的组件的工作参数，因为不同的标准需要不同的折衷，包括实时算法执行。图3是图I的调谐器104的数字前端电路118的实施例的框图300。数字前端电路118包括采样速率转换器302，该采样速率转换器302具有连接至RF前端电路116的输出端的输入端和连接至增益补偿电路304的输入端的输出端。采样速率转换器302还包括耦合至ATV模拟器电路124的输入端。增益补偿电路304包括连接至频率转换电路306的输入端的输出端，该频率转换电路306具有连接至信道化滤波电路308的输入端的输出端。信道化滤波电路308包括连接至镜像抑制电路的输入端的输出端，该镜像抑制电路具有连接至自动增益控制(AGC)电路312的输入端的输出端。AGC 312包括连接至相位补偿电路314的输入端的输出端，该相位补偿电路314具有连接至DTV解调器电路106的第一输出端和连接至ATV解调器电路的第二输出端。在一示例中，采样速率转换器302接收来自RF前端电路116的信号，并将该信号从第一采样速率转换成第二采样速率以及向增益补偿电路304提供经转换信号。增益补偿电路304对经转换信号应用增益以补偿由RF前端电路116和采样速率转换器302对信号执行的处理引入的畸变。增益补偿电路304向频率转换电路306提供经补偿信号，该频率转换电路306可以是配置成将与经补偿信号相关联的信号频谱从第一中心频率转换到第二中心频率的混频器或其他某个电路。频率转换电路306向信道化滤波电路308提供经频率转换的信号，该信道化滤波电路308提供对除了通带中的那些频率之外的输出频率进行滤波的通带滤波器功能，并且向镜像抑制电路310提供经滤波信号。镜像抑制电路310对来自已漏泄到通带中的信号的镜像噪声进行滤波并向AGC 312提供经滤波信号。AGC 312对经滤波信号应用增益并向相位补偿电路314提供该信号。相位补偿电路314补偿由先前的电路系统引入的相位误差，并向DTV解调器电路106和ATV解调器电路110提供经校正信号。应当领会，在所解说的实施例中，调谐器104及其组件(RF前端电路116和数字前端电路118)表示元件的逻辑功能组织，但是各种电路组件可散布遍及该集成电路。例如，在替换实施例中，信道化滤波电路308的一部分可包括在ATV解调器电路110内。在此类实例中，ATV解调器110可包括耦合至DTV解调器电路106的输入端的输出端。图4是图I的DTV解调器106的实施例的框图。DTV解调器106包括用于接收来 自数字前端电路118的IF信号(同相和正交)的输入接口 402。输入接口 402包括连接至正交相移键控(QPSK)/8-PSK解调器406的第一输出端和连接至数字视频广播(DVB)-TV解调器408的第二输出端，QPSK/8-PSK解调器406和DVB-TV解调器408均在数字信号处理和同步电路404的控制下工作。QPSK/8PSK解调器406确定收到信号的相位并根据QPSK和/或8PSK解码方案来将其映射回其所表示的码元以恢复原来的DTV内容。QPSK/8PSK解调器406可由MCU 114配置成实现任何数目的PSK解码技术。DVB-TV解调器408根据任何数目的数字传输标准来解调收到信号，包括DVB地面(DVB-T)、DVB电缆(DVB-C)、DVB卫星(DVB-S)、DVB-S第二代卫星(DVB-S2)数字传输标准。在一些实例中，DVB-TV解调器408可由MCU114重新配置以解调其他数字传输标准。QPSK/8PSK解调器406和DVB-TV解调器408向均衡器410和412提供经解调输出，该均衡器410和412尝试恢复数字信号并向解码器414提供数字信号。解码器414向MPEG传输流(TS)接口 416提供经解码输出，该MPEG TS接口 416向诸如MPEG系统422之类的支持MPEG传输流的系统提供数字传输流。在一示例中，MPEG TS接口 416是图I的DTVI/O接口 108的特定示例。一般而言，DTV解调器106将DVB-T和DVB-C数字解调器集成到单个模块中以与集成电路100上的调谐器104、MCU 114和ATV解调器集成，以支持地面和电缆标准。在一些实例中，DTV解调器106可替换地集成DVB-S和/或DVB-S2数字解调器。QPSK/8PSK解调器406、DVB-TV解调器408和均衡器410和412协作提供镜像抑制滤波、长和短回波管理、脉冲噪声减少、和快速扫描功能性。DVB-TV解调器408还允许广泛部署的DVB-S、DIRECTVTM(DSS)旧式标准和下一代DVB-S2卫星广播的解调。解码器414包括低密度奇偶校验(LDPC)解码器，Bose、Ray-Chaudhuri 和 Hocquenghem(BCH)解码器、Viterbi 解码器、Reed-Solomon(RS)解码器、以及可任选的其他解码器。MCU 114可重新配置解码器414中的一个或多个功能以提供期望的解码功能。MPEG TS接口 416是可由MCU 114配置成提供灵活范围的输出模式的可编程数字接口。MPEG TS接口 416完全兼容于所有MPEG解码器或有条件访问模块以支持任何兼容的客户应用。
在运行中，MCU 114控制DSP和同步电路404、QPSK/8PSK解调器406、DVB-TV解调器408、均衡器410和412、解码器414、以及MPEG TS接口 416的操作的定时以确定数字开关事件的时间从而使得结果得到的数字开关噪声的频谱使感兴趣的频带中的结果得到的寄生干扰最小化。另外，MCU 114可操控系统时钟速率以调整与时钟有关的毛刺及其谐波的位置，以便避免将此类毛刺直接放置在信号频带中或者可通过互调机制间接转换到信号通带中的频率处。另外，MCU 114控制MPEG TS接口 416以整形输出传输流的电流脉冲。在一个示例中，MCU 114通过在导致在某个感兴趣的RF目标频率处引入零频谱的时钟频率下重新定时或重新采样传输流的方式来控制传输流内的脉冲整形。在另一实例中，MCU 114控制MPEGTS接口 416以提供跨多位并行总线交错的输出定时，以使得每个位转变在相对于参考时间而言不同的时间发生，由此减少峰值脉冲电流消耗并且减少相关联的宽带RF干 扰。在另一示例中，与先前提及的并行传输流不同，MCU 114可控制MPEG TS接口 416以提供串行传输流。在又一示例中，MCU 114可控制MPEG TS接口 416以使用差分信令来传达数字传输流，其中对于数字接口管脚上的每次输出转变，在附近的未使用的管脚上有反向转变，从而提供电场和磁场分量的一定量的抵消，由此减少RF干扰。图5是图I的ATV解调器110的实施例的框图。ATV解调器110包括连接至数字前端电路118的用于接收同相和正交IF信号的输入接口 502。输入接口 502包括连接至锁相环(PLL)电路504的输入端的输出端，该PLL电路504具有连接至滤波器506的输入端的第一输出端以及连接至载波间SIF、第二(2nd) SIF或SSIF处理器512的输入端的第二输出端。滤波器506包括连接至自动增益控制(AGC)和偏移调整电路508的输入端的输出端，该自动增益控制(AGC)和偏移调整电路508具有连接至ATV输入/输出(I/O)接口 112的输入端的输出端。SSIF处理器512包括连接至ATV I/O接口 112的输出端。ATV I/O接口 112包括连接至ATV系统514的输出端。在一示例中，PLL电路504通过输入接口 502接收来自数字前端电路118的信号，将输入信号的相位与从其输出振荡器推导出的信号的相位相比较，并且调整其振荡器的频率以使这些相位保持匹配。PLL电路504从输入信号恢复信号载波并向滤波器506提供基带视频输出信号和向SSIF处理器512提供经锁相的SIF输出信号。滤波器506选择和整形视频信号的频谱，并且AGC和偏移调整508对该视频信号应用增益和可任选地应用偏移调整以产生被提供给ATV I/O接口 112的经调整视频信号。SSIF处理器512信道化并可任选地解调SIF输出信号以产生被提供给AVT I/O接口 112的输出音频信号。ATV I/O接口112向ATV系统514提供输出视频和音频信号。MCU 114可控制PLL 504、滤波器506、AGC和偏移调整电路508、ATV I/O 510和SSIF处理器512以提供完全的地面和电缆混合接收机，该地面和电缆混合接收机能够解码ATV信号(例如，国家电视系统委员会(NTSC)信号、逐行倒相制(PAL)信号、顺序彩色与存储(SECAM)信号)和DTV信号(例如，高级电视系统委员会(ATSC)信号、正交幅度调制(QAM)信号、DVB-T信号、DVB-C信号和综合业务数字广播(ISDN)地面和/或电缆信号、数字地面多媒体广播(DTMB)、或其他DTV信号)。滤波器506是可配置数字滤波器实现，从而允许针对各种受支持的TV标准中的每个TV标准进行优化的固态可配置性，代替现有技术多个分立的SAW滤波器，由此减少材料账单。另外，LNA和跟踪滤波器是由调谐器104提供的。另外，ATV I/O 510可由MCU 114编程以提供灵活的输出选项，包括CVBS、至DTV解调器106的低IF(LIF)或零IF(ZIF)、第二声音IF(SSIF)或音频(AF)输出等。一般而言，调谐器104、DTV解调器106、DTV I/O接口 108、ATV解调器110、ATV (模拟/数字)I/o接口 112、和MCU 114的集成允许增强的RF接收，从而允许稳健的片上电路间通信，而无需例如通过串行管脚来通信。另外，MCU 114可选择性地调整各种操作的定时以减少来自数字组件的寄生RF干扰，从而增强模拟性能。另外，MCU 114可控制各种组件以配置它们用于期望的RF信号接收。结合以上关于图I所描述的集成电路100和以上关于图2-5所描述的具体组件，公开了一种配置成提供数字和模拟电视接收机功能性的集成电路，该集成电路包括调谐器、DTV解调器、ATV解调器、和MCU。MCU控制调谐器、DTV解调器和ATV解调器的操作并且选择性地控制时钟信号和各种操作的操作定时以抑制寄生RF干扰。另外，通过集成MCUJfI除了至集成电路的控制输入，从而减少了管脚计数而同时允许更稳健的通信和由MCU对各种组件的控制。另外，通过移除芯片间通信，消除了 RF干扰的一些源，由此增强模拟信号接 收。尽管已参照优选实施例描述了本发明，但是本领域技术人员将认识到，可以在形式和细节方面进行改变，而不偏离本发明的精神和范围。
权利要求
1.一种集成电路，包括 调谐器，包括用于接收包括模拟电视信号和数字电视信号中的至少ー者的射频(RF)信号的输入端，并且包括第一输出端和第二输出端，所述调谐器将所述RF信号处理成包括模拟电视内容和数字电视内容中的一者的中频(IF)信号，所述调谐器被配置成选择性地向所述第一输出端和所述第二输出端中的至少ー者提供所述IF信号； 数字电视(DTV)解调器，包括耦合至所述调谐器的所述第一输出端的DTV输入端并且包括DTV输出端，所述DTV解调器被配置成解码所述IF信号并向所述DTV输出端提供传输流； 模拟电视(ATV)解调器，包括耦合至所述调谐器的所述第二输出端的ATV输入端并且包括ATV输出端，所述ATV解调器被配置成处理所述IF信号以恢复基带视频信号和音频信号并向所述ATV输出端提供所述基带视频信号和所述音频信号；以及 控制器，其耦合至所述调谐器、所述DTV解调器和所述ATV解调器以配置所述调谐器并且配置所述DTV解调器和所述ATV解调器中的至少ー者以接收选定电视格式的电视内容。
2.如权利要求I所述的集成电路，其特征在于，所述选定电视格式包括数字视频广播(DVB)地面格式、DVB电缆格式、DVB卫星格式、数字地面多媒体广播(DTMB)格式、ISDB-T格式、正交振幅调制(QAM)格式、ATSC格式、国家电视系统委员会(NTSC)格式、逐行倒相制(PAL)格式、和顺序彩色与存储(SECAM)格式中的至少ー者。
3.如权利要求I所述的集成电路，其特征在于，所述控制器控制所述DTV解调器的操作的定时以減少感兴趣的频带中的频谱噪声。
4.如权利要求I所述的集成电路，其特征在于，在所述选定电视格式包括所述模拟电视信号时，所述控制器禁用所述DTV解调器和所述传输流以减少寄生RF干扰。
5.如权利要求I所述的集成电路，其特征在于，所述控制器被配置成操控时钟速率以调整与时钟信号有关的寄生RF干扰的位置，以使得所述寄生RF干扰落在感兴趣的频带之外。
6.如权利要求I所述的集成电路，其特征在干，进ー步包括 主机接ロ，其耦合至所述控制器并且能被配置成耦合至主机系统； 其中所述控制器响应于来自所述主机系统的指令；并且 其中所述控制器选择性地将所述指令翻译成用于所述调谐器、所述DTV解调器和所述ATV解调器的重新配置和操作的规程。
7.如权利要求I所述的集成电路，其特征在于，所述调谐器包括数字前端；并且 其中所述集成电路进一歩包括ATV模拟器电路，所述ATV模拟器电路包括耦合至所述控制器的输入端和耦合至所述数字前端的输入端的输出端，所述ATV模拟器电路被配置成向所述数字前端提供经模拟ATV信号以提供所述数字前端和所述ATV解调器的自检測。
8.如权利要求I所述的集成电路，其特征在干，进ー步包括 DTV I/O接ロ，其耦合至所述DTV输出端以向另ー设备提供所述传输流； ATV I/O接ロ，其耦合至所述ATV输出端以按模拟格式和数字格式中的ー种格式向不同的设备提供所述基带视频信号和所述音频信号；并且 其中所述控制器选择性地控制所述DTV I/O接口和所述ATV I/O接口中的至少ー者的定时以減少来自与所述传输流和所述基带视频信号和所述音频信号中的一者相关联的RF干扰的、在感兴趣频率处的噪声毛刺。
9.一种电路,包括 输入连接，用于接收包括模拟电视信号和数字电视信号中的至少ー者的射频(RF)信号; 数字电视(DTV)输入/输出(I/O)接ロ ； 模拟电视(ATV) I/O接ロ ； 调谐器，包括耦合至所述输入连接的输入端并且包括第一输出端和第二输出端，所述调谐器被配置成将所述RF信号下变频至包括模拟电视内容和数字电视内容中的一者的中频(IF)信号，所述调谐器被配置成选择性地向所述第一输出端和所述第二输出端中的至少ー者提供所述IF信号； 数字电视(DTV)解调器，包括耦合至所述调谐器的所述第一输出端的DTV输入端并且包括耦合至所述DTV I/O接ロ的DTV输出端，所述DTV解调器被配置成解码所述IF信号并向所述DTV I/O接ロ提供传输流； 模拟电视(ATV)解调器，包括耦合至所述调谐器的所述第二输出端的ATV输入端并且包括耦合至所述ATV I/O接ロ的ATV输出端，所述ATV解调器被配置成处理所述IF信号以恢复基带视频信号和音频信号并向所述ATVI/0接ロ提供所述基带视频信号和所述音频信号；以及 控制器，其耦合至所述调谐器、所述DTV解调器、所述ATV解调器、所述DTV I/O接口和所述ATV I/O接ロ以解码来自所述RF信号的选定频道并按选定输出格式将来自所述选定频道的电视内容提供给所述DTV I/O接口和所述ATV I/O接口中的一者。
10.如权利要求9所述的电路，其特征在于，所述控制器操控ー个或多个时钟信号以减少感兴趣的频率下的RF干扰。
11.如权利要求9所述的电路，其特征在于，所述控制器控制通过所述DTVI/O接ロ的传输流的传输的定时以减少寄生RF干扰。
12.如权利要求9所述的电路，其特征在于，所述控制器控制所述DTVI/0接ロ整形输出电流脉冲以减少感兴趣的频率下的RF干扰。
13.如权利要求9所述的电路，其特征在干，在接收所述模拟电视信号吋，所述控制器禁用所述DTV解调器和所述传输流以减少开关噪声。
14.如权利要求9所述的电路，其特征在干，进ー步包括用于在所述控制器与主机系统之间传达信息的主机接ロ。
15.如权利要求9所述的电路，其特征在于，所述DTV解调器被配置成解调DVB-T格式、DVB-C格式、DVB-S格式、DTMB格式、ISDB-T格式和ATSC格式中的ー种格式的所述数字电视信号。
16.一种接收机电路，包括 数字电视(DTV)解调器，其包括DTV输入端和DTV输出端，所述DTV解调器被配置成解码信号以产生数字电视输出信号； 模拟电视(ATV)解调器，其包括ATV输入端和ATV输出端，所述ATV解调器解调所述信号以产生数字格式和模拟格式中的ー种格式的电视输出信号； 调谐器，其包括用于接收包括模拟电视信号和数字电视信号中的至少ー者的射频(RF)信号的调谐器输入端，所述调谐器包括第一输出端和第二输出端，所述调谐器将所述RF信号转换成具有中频的信号M及 控制器，其被配置成控制所述调谐器、所述DTV解调器和所述ATV解调器的操作以选择性地向所述第一输出端和所述第二输出端中的一者提供所述信号。
17.如权利要求16所述的接收机电路，其特征在干，进ー步包括 DTV输入/输出接ロ，其包括耦合至所述DTV输出端的输入端； ATV输入/输出接ロ，其包括耦合至所述ATV输出端的输入端；并且 其中所述控制器控制所述数字输入/输出接ロ的操作以控制输出信号的定时，以便减少感兴趣的频率下的寄生RF干扰。
18.如权利要求16所述的接收机电路，其特征在于，所述控制器操控ー个或多个时钟信号以减少来自所述ATV解调器的所述电视输出信号中与时钟有关的噪声毛刺。
19.如权利要求16所述的接收机电路，其特征在干，进ー步包括ATV模拟器电路，所述ATV模拟器电路包括耦合至所述控制器的输入端和耦合至所述调谐器的数字前端电路的输出端，所述ATV模拟器电路被配置成向所述数字前端电路提供经模拟ATV信号以提供所述数字前端电路和所述ATV解调器的自检测。
20.如权利要求16所述的接收机电路，其特征在于，所述控制器控制所述调谐器向所述第二输出端提供所述信号并禁用所述DTV解调器。
21.如权利要求16所述的接收机电路，其特征在干，进ー步包括 DTV输入/输出接ロ，其包括耦合至所述DTV输出端的输入端；并且 其中所述控制器控制所述DTV输入/输出接ロ的操作以提供差分输出信号，以便減少寄生RF干扰。
22.如权利要求16所述的接收机电路，其特征在干，进ー步包括 ATV输入/输出接ロ，其包括耦合至所述ATV输出端的输入端；并且 其中所述控制器控制所述ATV输入/输出接ロ的操作以减少带内噪声。
23.如权利要求16所述的接收机电路，其特征在干，进ー步包括 DTV输入/输出接ロ，其包括耦合至所述DTV输出端的输入端； 其中所述控制器控制所述DTV输入/输出接ロ的操作以整形输出信号内的脉冲，以便減少感兴趣的频率下的寄生RF干扰。
24.如权利要求23所述的接收机电路，其特征在于，所述控制器通过应用以下操作中的至少ー者来选择性地控制所述DTV输入/输出接ロ的操作以整形脉冲将所述传输流重新定时至导致引入感兴趣频率下的零频谱的时钟频率的重新定时操作，调整所述传输流的并行比特的输出定时的交错输出定时操作，以及使用差分输出信号来減少射频干扰的差分信令操作。
全文摘要
一种集成电路包括调谐器、数字电视(DTV)解调器、模拟电视(TV)解调器、和控制器。调谐器包括用于接收包括模拟电视信号和数字电视信号中的至少一者的射频(RF)信号的输入端，并且包括第一输出端和第二输出端。DTV解调器包括耦合至调谐器的第一输出端的DTV输入端并且包括DTV输出端。ATV解调器包括耦合至调谐器的第二输出端的ATV输入端并且包括ATV输出端。控制器耦合至调谐器、DTV解调器和ATV解调器以配置调谐器、以及配置DTV解调器和ATV解调器中的至少一者以接收选定电视格式的电视内容。
文档编号H04N5/46GK102685416SQ20121001206
公开日2012年9月19日 申请日期2012年1月5日 优先权日2011年1月6日
发明者A·F·亨德里克森, A·皮奥瓦卡里, C·辛, D·里高夫, F·A·鲁斯, H·W·辛格尔, J-M·盖尤, M·R·梅, M·里德, P·J·范科伦兰德, P·布伦尼, Q·蔡, R·科奥尼-普尔福德 申请人:硅实验室股份有限公司