低功耗高穿透性无线传输模块的自编码方案的制作方法
【专利摘要】本发明提出了一种可以在恶劣复杂的使用环境下具有较高接收灵敏度和鲁棒性的无线传输模块信道编码方案。通过利用无线收发模组中的32位低功耗控制处理器的多余计算能力，在基带数据段完成信道编码和信道纠错的功能，可以显著的提升模块在恶劣使用环境下的接收灵敏度和性能；具体对发送的基带数据包进行扰码，编码，交织，成帧等一系列操作后，可以保证在相同的接收条件下大大降低接收数据的误码率。由解码等带来的复杂度和实时运算，在无线模块的32位SOC处理器内解决。实际使用表明采用了本发明的编码方案，带来的编码增益可达6db-8db。
【专利说明】 低功耗高穿透性无线传输模块的自编码方案
【技术领域】
[0001]本发明属于通信【技术领域】，具体涉及一种可用于提高复杂环境下的低速率、低功耗的无线通信模块灵敏度的自编码方案。
【背景技术】
[0002]随着计算机与物联网技术的不断发展，非联网类的短距低速无线通信应用越来越广泛，从智能家庭、汽车电子、安防监控、医疗监护到工业传感测量，这些非联网协议类的短距低速无线通信都集中在不需要许可证的诸多频段，如315M/433M/900M/2.4G等。与蓝牙，WIFI等重型联网协议相比，非联网技术还具有一些至关重要的优点:首先便是成本，非联网技术无需采用大量的协议栈，这使得它们能够采用更小、更廉价的微处理器；另一个优点是功耗。较轻的协议加上强健的纠错能力有助于减少无线电传送时间，这直接影响到功耗并使设备具有较长的电池使用寿命。这些优点使得非联网技术将解决方案的低成本与蓝牙、WIFI等技术的长处结合在了一起，成为一类健壮的轻型技术，可显著地减少在给消费电子设备增添无线功能时所花费的时间和成本。
[0003]目前上述频段都有成熟的专用无线收发芯片，支持00K/BPSK/GFSK等不同调制，11T2M间速率的应用。但是绝大多数在售无线芯片只留出了标准的SPI (Serial PeripheralInterface)数字接口，使用的时候，需要专门连接微控制器对其进行操作，而且市售的大多数无线模块，只包含无线收发芯片及其少量的外围天线电路，所以用户一般需要根据自己的特别应用场合，定制专用的无线模块。
[0004]一个功能完整的无线模块，至少要在同一块PCB上包含射频收发芯片，天线外围电路，MCU控制芯片，专用接口元器件等部分。专用接口部分根据应用需要一般为模拟量输入口，串行通信口，USB通信口，SD存储器接口等部件。
[0005]MCU等处理器芯片，通常在无线模块中起到的作用是通过SPI 口对无线射频芯片进行编程，驱动，对收到的数据进行处理，和外设接口交互等。这些操作通常占用不到微处理器50%的计算能力，所以利用微处理器多余的计算能力，完成信道编码等信号处理相关的功能，可以在保证无线模块通信功能的前提下大大提高接收的灵敏度。
[0006]信道纠错编码技术在无线通信的是重要的组成部分，根据需求有多种繁简不同，纠错效果不同的方案可供选择。低速低功耗的短距无线通信模组，因为其实时处理的数据量低，所以使用廉价的嵌入式SOC处理器完成信道纠错功能成为一个有效的方法。
【发明内容】
[0007]要解决的技术问题:非联网类短距无线模块的应用非常广泛，但是复杂多变的使用环境带来最多的一个问题是通信死区问题。由于短距无线模块受到功耗的限制，在发射功率被严格约束的情况下，无线信号在复杂的环境下衰减很快，经常影响接收。如使用广泛的无线抄表计量模块，由于水，电，气，热等计量仪表经常处于屏蔽，障碍比较多的角落位置，无线信号在穿过墙壁后强度往往衰减到无法被位于楼道内公共场所的信号收集器接收的程度；又比如工业应用中测量高温、高压、辐射等人难以接近的设备，无线信号往往被诸多金属容器，金属管道，金属隔断等干扰，造成难以成功接收。
[0008]从技术角度而言，非联网类短距无线通信在应用中，传输速率一般都在1Mbps以下，属于典型的窄带应用。这意味着一般室内环境下多径造成的频率选择性衰落可以忽略，主要的信道影响都体现为信号强度的衰减，所以无线模块接收效果的好坏主要在于如何采用各种手段提升接收的灵敏度。
[0009]本发明旨在利用无线收发芯片的32位低功耗控制处理器的多余计算能力，在基带数据段完成信道编码和信道纠错的功能，从而显著的提升模块在恶劣使用环境下的接收灵敏度和性能。
[0010]技术方案:本发明提出了一种可以在恶劣复杂的使用环境下具有较高接收灵敏度和鲁棒性的无线传输模块信道编码方案。
[0011]本发明所涉及的无线模块的实现结构如图1所示，该无线模块主要由如下组成部分:一个基于32位处理器内核的S0C芯片(1)，1个ISM免费频段的射频收发芯片(2)，功放芯片(3)，50欧姆阻抗匹配天线的接口电路(4)。
[0012]模块采用的32位处理器S0C芯片至少需拥有如下内嵌模块:UART通用异步串口逻辑(6)，SPI 接口(5)。
[0013]UART异步通用串行口(6)可以用来对32位处理器S0C进行编程，SPI接口(5)用作对无线收发芯片进行配置和数据交互。
[0014]32位处理器与无线收发芯片SPI接口的引脚要求如图2。
[0015]UART的引脚要求如图3。
[0016]本发明在基带数据层对于要发射的数据包进行了信道编码保护，具体方案如图4所示，主要模块包括待发数据的同步头插入(7)，扰码器(8)，Reed-Solomon编码(9)，串并转换(10)，1/2码率的卷积编码(11)，矩形交织(12)，帧头插入与组帧(13)。
[0017]同步头插入模块(7)如图5所示，每个待发的原始数据包长度是239字节，用4个字节的固定数据作为同步头，其余为有效数据位。
[0018]扰码器(8)见图6，由伪随机序列构成，生成多项式为:l+x14+x15，初始序列是“100101010000000”，每个数据包的同步字节不参加扰码。
[0019]Reed-Solomon 编码模块(9)如图 7 所示，Reed-Solomon 码参数为 RS (255，239，t=8)，对每个239字节的数据包编码，冗余位16字节，编码完成后为255字节长度。
[0020]码生成多项式为:g(x) = (x+A°) (x+A1) (x+A2)...(x+A15);域生成多项式为:
p (X) =Χ8+Χ4+Χ3+Χ2+1 ο
[0021 ] 串并转换模块(9 )如图8所示，每个数据包第一字节的最高位作为串行第一个比特送出。
[0022]卷积码模块(11)如图9所示，参数为(2，1，7)，生成多项式为G1=171QCT，G2=133reT，卷积码编码后，每个数据包变成了 510字节，也就是4080比特的数据。
[0023]矩形交织模块(12)如图10所示，卷据码输出的数据流，按列写入68bits*60bits的矩阵，然后按行读出，用于把突发错误离散化。
[0024]帧头插入模块(13)如图11所示，在每段4080比特的交织完成的数据流前加入64比特的固定前导码，作为帧头识别用。[0025]插入帧头后的数据流，从SPI 口送入无线芯片进行发送，接收到的数据流，按上述过程的逆序，进行解交织，解码等过程恢复原始数据。
[0026]有益效果:本发明通过对待发送的基带数据包进行扰码，编码，交织，成帧等一系列操作，可以保证在相同的接收条件下大大降低接收数据的误码率。由解码等带来的复杂度和实时运算，在无线模块的32位SOC处理器内解决。实际使用表明采用了本发明的编码方案，带来的编码增益可达6db_8db.【专利附图】
【附图说明】:
图1高灵敏低功耗无线模块的总体结构示意图 图232位处理器与无线收发芯片SPI接口引脚要求 图3UART接口引脚要求 图4信道编码方案总体框图 图5同步字节插入 图6扰码器
图 7Reed_Solomon 编码
图8串并转换
图9卷积码编码
图10矩形交织
图11帧头插入
具体实施例:
下面通过一个具体的例子来说明采用了频率分集技术的无线模块。
[0027]一个根据图1结 构制作的无线模块，32位处理器SOC(I)米用STMicroelectronics公司的STM32F103VET6芯片，射频收发芯片(2)采用了 Nordic公司的nRF905芯片，nRF905和STM32F103VET6按照图2方式连接。UART引脚按照图3所示方法连接。
[0028]无线模块工作的时候，nRF905配置成在433M频段双工模式，发射功率为lOdbm，基带发送的数据包采用图4所示的信道编码方式，接收解码过程在STM32F103VET6芯片中通过软件完成。基带数据编码在不同接收灵敏度下可以带来一定的编码增益，具体效果见下表1.表1.基带数据编码在不同接收灵敏度下的误码率
!收信号功率I无编码时误码率I解码后误码率^
-85dbm2e-33e-7
-90dbm8e-35e-7
-95dbmle-29e-7
-1OOdbm3.4e-22e-6
【权利要求】
1.一种高接收灵敏度和鲁棒性的无线传输模块，包括:一个基于32位处理器内核的SOC芯片(1)，用来完成无线收发芯片的配置和基带数据编解码处理；1个ISM免费频段的射频收发芯片(2)，用来完成目标频段的数据收发功能；功放芯片(3)，用来达到所要求的输出功耗；50欧姆阻抗匹配天线的接口电路(4)，用来完成与各种型号天线的匹配。
2.根据权利要求1的32位处理器内核的SOC芯片，其特征在于，具备UART通用异步串口逻辑(6 )，可以对32位处理器SOC进行编程和串口通信；具备至少1个独立的SPI接口(5)，可以控制片无线收发芯片，完成目标频段的数据收发功能。
3.一种对基带数据包的编码保护方案，包括如图4所示的模块:数据包的同步头插入(7),扰码器(8), Reed-Solomon编码(9)，串并转换(10),1/2码率的卷积编码(11)，矩形交织(12)，帧头插入与组帧(13)。
4.根据权利要求3的数据包的同步头插入模块(7)参见图5，其特征在于，为待发的长度为235字节的原始数据，前置4个字节的固定数据作为同步头，组成长239字节的数据包。
5.根据权利要求3的扰码器(8)参见图6，其特征为，由伪随机序列构成，生成多项式为:l+x14+x15，初始序列是“100101010000000”，伪随机序列和数据包的每个比特进行异或操作，每个数据包的同步字节不参加扰码。
6.根据权利要求3的Reed-Solomon编码模块(9)如图7所示，其特征为,Reed-Solomon码参数为RS (255,239, t=8)，对每个239字节的数据包编码，冗余位16字节，编码完成后为255字节长度；码生成多项式为:g(x) = (x+A°) (x+A1) (x+A2)...(x+A15)，域生成多项式为:p (X) =x8+x4+x3+x2+l。
7.根据权利要求3的串并转换模块(9)如图8所示，其特征为，每个数据包第一字节的最高位作为串行第一个比特送出。
8.根据权利要求3的卷积码模块(11)如图9所示，其特征为，卷积码参数为(2，1，7)，生成多项式为Gl=171ra，62=133≤τ，卷积码编码后，每个数据包变成了 510字节，也就是4080比特的数据。
9.根据权利要求3的矩形交织模块(12)如图10所示，其特征是，卷据码输出的数据流，按列写入68bits*60bits的矩阵，然后按行读出，用于把突发错误离散化。
10.根据权利要求3的帧头插入模块(13)如图11所示，其特征为，在每段4080比特的交织完成的数据流前加入64比特的固定前导码，作为帧头识别用。
11.根据权利要求3的编码保护方案完成后，每个数据的长度为4144比特，从SPI口送入无线芯片进行发送，接收到的数据流，按上述过程的逆序，进行解交织，解码等过程恢复原始数据。
【文档编号】H04L1/00GK103684664SQ201210336077
【公开日】2014年3月26日 申请日期:2012年9月12日 优先权日:2012年9月12日
【发明者】苏佳宁, 鲁征浩, 陈宰曼 申请人:苏佳宁