专利名称：七号信令采集系统时隙/数据交换控制器及其实现方法
七号信令采集系统时隙/数据交换控制器及其实现方法技术领域
本发明属于通信技术应用领域，特别涉及基于El的七号信令通道检测，以及七号信令采集系统的时隙/数据交换控制器及其实现方法。
背景技术：
PCM(Pulse Code Modulation)，即脉冲编码调制，是将模拟信号(如话音)通过抽样、量化及编码转变为适于传输的数字信号的一种技术。
PCM技术广泛用于电信网络，在PCM线路中，最常用的线路码型是HDB3码 (HighDensity Bipoiar3)，其中El中使用HDB3编码。每个El的一条链路有32个时隙。 O时隙用于帧定界，其它剩余时隙既可以传输数据，也可以传输语音，其中第16时隙一般传输信令。七号信令采集系统时隙/数据交换控制器(SuperDXC)俗称时隙收敛器，以下简称 SuperDXC。
7号信令又称为公共信道信令。即以时分方式在一条高速数据链路上传送一群话路信令的信令方式，通常用于局间。在我国使用的7号信令系统称为中国7号信令系统。 SS7网是一个带外数据通信网，它叠加在运营者的交换网之上，是支撑网的重要组成部分。7 号信令系统采用多功能模块化设计，是一种更加适合数字通信网络的信令系统。
当El用于七号信令时，在32个时隙(Time Slot)中，第O时隙被用作帧同步信息， 一般使用第16时隙作为7号信令的通道，其余30个时隙被用作语音通道。在有些系统中， 有时也使用其它时隙来作为7号信令的通道。
由于7号信令在链路层中使用的是HDLC协议，因此一般来说采集设备都会配备有多个HDLC通道来采集信令数据。当我们需要对El传输链路中的信令进行监控时，前端的信令采集设备通过El高阻头搭接在要监控的El链路上，并配置信令采集设备的HDLC通道时隙和7号信令实际占用的时隙对应，采集设备的HDLC控制器将信令数据接收下来并打成以太网数据包，传给后台系统对数据进行处理和分析。
因为7号信令在El链路中的起始时隙和所占用的时隙数是不固定的，所以需要对采集设备的HDLC通道参数进行人工设置。如果信令所占用的时隙(包括起始时隙位置和时隙数)发生了变化，就需要人工通知采集设备的管理者重新对HDLC通道的参数进行配置，这样比较麻烦也容易出错。
另外，一般来说El链路中的时隙只有其中的一部分用来传输7号信令，如果直接把要监控的El链路连接到采集设备上，这对采集设备的El接口资源将会形成很大的浪费。
信令监测系统通过高阻跨接、镜像接入、从信令网络中旁路，通过SuperDXC的时隙收敛功能精确复制信令链路，主要是链路上16时隙传输的信令数 据。SuperDXC在网路中的位置处在信令网路检测系统的最前端，在机房电信数字配线架(DDF)中精确采集El中的 16时隙，通过自身强大的时隙收敛汇聚功能，实现每个El的16时隙输入，32个时隙的满时隙输出，方便了后端的信令监测系统进行数据采集和协议分析。目前大部分设备只能支持 16个El，接入效率低，稳定性差。
在现有的信令监测系统中，大都依赖高阻跨接，镜像接入方案，高阻的方式物理上隔离了“传输网”和“监测网络系统”，使二者的物理信号互不影响。高阻的作用衰减了链路物理信号，在El芯片内部采用先进行信号放大后再成帧的技术方案。El链路中第16时隙的信令是监测的对象，第16时隙分布在每个El中，DDF架上的El链路比较多，如何把众多的零散的时隙收敛汇聚是一个庞大的工程。对于庞大的El采集链路群，每个链路的适时状态都需要维护人员到现场去检查，排查故障链路，这样的操作既浪费人力，也比较麻烦，而且容易出错。发明内容
为了解决上述现阶段基于El的七号信令采集系统中存在的技术问题，就需要提供一个具有强大链路处理能力，具有高可靠性接入，物理链路具有错误自动冗余处理能力的七号信令采集系统时隙/数据交换控制器。
本发明提出了一种七号信令采集系统时隙/数据交换控制器，包含如下模块交换控制板模块，用于控制设备各部分的运行，从网口、串口或El控制口接收控制命令；一个或多个线路接口板模块，用于从El线路提取数据同时去除抖动，按照系统同步时钟，包括帧定位信号，将接收到的数据通过PCM BUS总线送给交换控制板模块中的交换矩阵，用于时隙交换，每个线路接口板模块有64个输入接口，16个输出接口 ；一个或多个后出线板模块， 用于将输入或输出的El信号引入背板模块，通过背板模块与线路接口板模块通信，通信过程中不对信号做任何处理；背板模块，用于连接各功能模块及给各模块供电。
根据本发明实施例的一个方面，每台七号信令采集系统时隙/数据交换控制器 SuperDXC从256或64个2Mbit/s的El信号中提取64Kbit/s时隙，这些64Kbit/s时隙经同步、交换矩阵后合成16路、64路或128路2M信号输出，从而实现多路El信号的交叉和复制。
根据本发明实施例的一个方面，交换控制板模块进一步包括如下部分一个CPU、 一个CPLD模块、一个交换矩阵组、多个El收发器(ElLIU)。
根据本发明实施例的一个方面，线路接口板模块进一步包括如下部分=SfEl收发器(ElLIU)、一个总线驱动模块、I个CPLD模块。
本发明还提出了一种对El链路的增益冗余处理方法，包括如下步骤
第一步，对El链路控制器的输入端增益进行调节(放大或者减小)，增益的变化弓I 起El控制器输入端每条链路的信号强弱跟着发生改变，这样导致El控制器内部后端的成帧器出现了异常告警(L0S或者LOF或者AIS或者CODE误码告警)或者告警消除的情况；
第二步，继续检测El控制器链路状态，如果发现链路告警继续存在，则转到第三
第三步，对检测到的El控制器的链路告警进行冗余处理，在一段时间里，经过多重冗余处理后，El控制器链路告警仍然存在；
第四步，继续对 El控制器链路的增益进行调节(增大或者减小)，直到El控制器链路告警状态消除，这样就找到了 El控制器每条链路合适的增益值，使用链路没有告警状态情况下的链路增益值，使系统链路全部稳定下来。
下面结合附图及具体实施例对本发明再作进一步详细的说明附图1为根据本发明实施例的七号信令采集系统时隙/数据交换控制器的功能模 块框图。附图2所示为根据本发明实施例的交换控制模块框图。附图3所示为根据本发明实施例的线路接口板框图。附图4所示为根据本发明实施例的七号信令采集系统时隙/数据交换控制器的正 视图。附图5所示为根据本发明实施例的七号信令采集系统时隙/数据交换控制器的后 视图。附图6所示为根据本发明实施例的E1信号的增益冗余处理方法实现的基本原理。 图7-1所示为本发明的增益调节冗余处理流程图(1)。
图7-2所示为本发明的增益调节冗余处理流程图(2)。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。根据本发明的一个具体实施例，提供了一种七号信令采集系统时隙/数据交换控 制器(SuperDXC)，每台SuperDXC从256或64个2Mbit/sEl信号中提取64Kbit/s时隙，这 些64Kbit/s时隙经同步、交换矩阵后合成16路、64路或128路2M信号输出，从而实现多路 E1信号的交叉和复制。SuperDXC包含如下模块交换控制板模块，用于控制设备各部分的运行，从网口、串口或E1控制口接收控 制命令。一个或多个线路接口板模块，用于从E1线路提取数据同时去除抖动，按照系统同 步时钟(包括帧定位信号)，将接收到的数据通过PCM BUS总线送给控制板上的交换矩阵， 用于时隙交换，每块线路接口板有64个输入接口，16个输出接口。一个或多个后出线板模块，用于将输入或输出的E1信号引入背板，通过背板与线 路接口板通信，通信过程中不对信号做任何处理。背板模块，用于连接各功能模块及给各模块供电。七号信令采集系统时隙/数据交换控制器SuperDXC的硬件可实现如下功能单台 最大接入能力为256个2M信号，最大交叉能力为8192X2048个64K时隙的无阻塞交叉连 接，同时支持64K、nX64K，高速2M的交叉连接。支持链路接入前的E1接口物理层告警信 息提示，如L0S、L0F、AIS、RDI告警，并将测试结果通过网络接口、El线路传给集中控制中 心；控制中心可以实现集中告警信息管理、时隙配置管理。SuperDXC数字交叉连接设备采用模块化插卡式结构设计，板卡采用2mm工业标准 连接器连接。RMS2F参照标准CPCI全长卡(6U)机械结构设计，背板为4U (8槽位)，可安装 于标准4U (8槽位)CompactPCI机箱(板卡、背板与CompactPCI不兼容),部分板卡支持热 插拔；其电源采用标准CompactPCI电源模块，双电源热备份，支持热插拔；其线路容量可根据需要选择配置。
SuperDXC数字交叉连接设备主要由I块交换控制板、1-4块线路接口板，1-4块后出线板及I块背板构成，通过系统电源给各功能模块供电，系统监测模块与交换控制模块相连，对各个功能模块的运行状况进行监测，一旦监测到告警信息或操作故障，就上报给交换控制模块，硬件框图如图1所示。
交换控制板模块可由以摩托罗拉公司MPC860T (核心频率50MHz，支持 10/100BASE-T)为核心的嵌入式处理器系统，以Zarlink公司大规模数字交换矩阵MT90826 构成的交换矩阵芯片组，以及以太网接口、El线路等接口芯片、逻辑辅助电路实现，具体实现方式参见附图2。交换控制模块可实现如下功能
a)控制设备各部分的运行，从网口、串口或El控制口接收控制命令；
b)对由线路接口板从El线路提取并放到PCM BUS总线(PCM BUS总线是将多路线路接口单元接收到的El信号合成一路传送的技术，这里特指的是4路2M数据合成的SM数据流线路，采用这种技术可以节省有限的连接器资源，方便线路板设计)上的El信号做时隙交换，并通过PCM BUS总线送回到线路接口板；
c)接收并选择由线路接口板从El线路恢复的时钟作为系统同步时钟，并把系统同步时钟，包括帧定位信号，分发到需要的电路，包括线路接口模块；
线路接口模块可以由MAXM-DALLAS公司的4路El线路接口芯片DS21Q50组成的线路接口单元(LIU)阵列，共16片，可收发16X4路El信号，以及总线控制等辅助电路构成。线路接口模块可实现如下功能
a)从El线路提取数据同时去除抖动，按照系统同步时钟，包括帧定位信号，将接收到的数据通过PCM BUS总线送给控制板上的交换矩阵，用于时隙交换，每块线路接口板有 64个输入接口，16个输出接口 ；
b)通过PCM BUS接收控制板时隙交换后的数据，生成El信号输出；
c)提取线路时钟；
d) RMS2F的线路接口板上带有热插拔控制电路；
出线板模块可实现如下功能
将输入/输出El信号引入背板，通过背板送给线路接口板(不对信号做任何处理)，PCB板采用差分线布线规则。
每块出线板有64个输入接口，32个输出接口。
背板模块可实现如下功能
连接各功能模块及给各模块供电,参照CompactPCI背板机械结构设计。
接下来，对七号信令采集系统时隙/数据交换控制器SuperDXC的各个组成模块的功能及具体实现方式进行详细介绍。
交换控制模块的实现框图可参见附图2。交换控制板模块的CPU可以采用MPC860T 处理器，核心频率50MHz，FLASH ROM可以采用AM29 LV160D FLASH ROM芯片，16Mbit，数据总线宽度16位。其数据/地址总线经驱动电路与CPU相连。由CSO控制寻址。用于储存设备软件及保存参数。SDRAM可以采用4片SDRAM储存器，组成32Mbyte储存器空间，数据总线宽度32位，其数据/地址总线直接与CPU相连。由CS2 (CS_SDRAM)控制寻址。完全用于程序运行。CPLD可以采用XC95144XL，其主要作用有两个一是支持CPU系统运行，产生必须的总线逻辑信号(片选);另一功能为控制PCM数据时钟，即选择内或外时钟作为系统同步，并在产生各种时钟信号后发送给各个模块(线路接口板、矩阵、LIU、CPU的TDM)。
交换矩阵组可以采用3片MT90826，是实现数字交叉连接的核心部件。采用两级级联以使用输入2M信号数量为输出2M信号数量4倍的要求。即由256个2M信号(4块线路接口板各接入64路)通过PCM BUS组成的64个8M PCM BUS信号分别进入两个矩阵芯片 (各32路输入信号)，经时隙交换后，输送给第二级矩阵芯片32路信号，再经其时隙交换， 输出16路8M PCM BUS信号送回线路接口板(每块板子4路)，经LIU后可生成共64路El 信号。
线路接口板上的LIU芯片及矩阵芯片均支持PCM BUS，不需要额外的电路辅助。可减少线路板走线和连接器数量。
ElLIU可以采用DS21Q50，含有4路El收发器。其中一路用于接收El控制信号， 传送给CPU的TDM电路。一路用于恢复ElBITS时钟(由其内部PLL直接倍频到16. 384MHz 后送给CPLD，供其选择作为系统同步时钟。
10/100BASE-T PHY可以采用 LXT970A，其为标准的 10/100BASE-T PHY器件，具有标准MII接口，直接与CPU的MII接口相连，用于以太网对设备的控制。
RS232用于调测的RS232串口，接于CPU的SMC端口。
温度传感器可以采用MAX6509，是一种低成本的温度传感器，其温度告警门限可通过外部电阻设定。用于监测电路板上的温度。
PLL可以采用CY2071AF。用于将输入的2. 048MHz方波、正弦波倍频产生16. 384MHz 的时钟给CPLD，供其选择作为系统同步时钟。
板际接口 交换控制板与设备其他模块的接口全部通过与背板连接来实现。
线路接口板模块的实现框图可参见附图3。线路接口板模块的El LIU可以采用DS21Q50，单芯片四收发器，工作于8M IBO模式(PCM BUS)下。总线驱动可以采用 74LVT16245，以降低交换控制板总线驱动器负载。CPLD可以采用XC95144XL，用于总线逻辑控制(产生片选)，及选择线路恢复时钟(16. 384MHz，送到交换控制板，作为系统时钟)。
时钟驱动驱动由交换控制板来的PCM系统时钟信号。
热插拔控制器(及热插拔开关)采用MAX4271，用于控制线路接口板的热插拔，并在电路电源过载时切断电源，保护电路
温度传感器采用MAX6509，是一种低成本的温度传感器，其温度告警门限可通过外部电阻设定。用于监测电路板上的温度。
内存空间的分配由CPLD内部片选逻辑和CPU共同决定。
后出线板模块的作用是将线路接口板上的El线路信号引出，不对信号做任何处理，仅做连接。
七号信令采集系统时隙/数据交换控制器SuperDXC设备的正视图如图4所示。
七号信令采集 系统时隙/数据交换控制器SuperDXC设备的后视图如图5所示。
通过输入端的时隙交叉复制，SuperDXC支持256个El的满时隙输入，64个El的满时隙输出，满足了电信数字配线架(DDF)每条话路上16时隙控制信令的提取收敛功能。
对于DDF架上成百上千的El来说，传统的的采集设备进行收敛汇聚，接入容量非常有限，接入El的数量少。SuperDXC实现了大容量El电路数字交叉连接，64 256个2M信号转换至任意16 64个2M信号输出(无阻塞交叉连接)。具有多级收敛功能，通过多个DXC级联，产品可以扩充到任意数量2M的转换能力。
目前国内厂家都不支持非成巾贞(unframe)链路,SuperDXC实现了成巾贞(frame)链路或非成帧(unframe)链路可配置，实现了成帧链路和非成帧链路混合接入方式。
信令监测系统前端使用SuperDXC通过高阻跨接、镜像接入。高阻跨接的方式把传输网和信令监测系统做了隔离，这样物理信号有一个衰减和放大的过程，高阻的作用衰减了信号，El芯片内部采用先进行信号放大后再成帧的原理。信号衰减后如果处理不当，容易导致信号失真，线路产生大量误码，所以增益怎么调节？调节到多大后合适，前端会不会产生误码，这个过程有一个从增益调节-告警反馈-增益调节反复的过程，包括对线路信号受到干扰的冗余判断，直到链路工作正常没有告警。输入既支持高阻接入，也支持120 Ω接入；输出75Ω、120Ω可选。
为了解决所述技术问题，根据本发明的一个实施例，提出了一种对El信号的增益冗余处理方法，用于对七号信令采集系统时隙/数据交换控制器SuperDXC设备中的El链路的增益进行调节控制。经过高阻跨接后的链路物理信号比较弱，需要把信号进行放大进行解码。物理信号是否能够成功解码取决于放大后的信号是否失真。物理信号如果太弱那么El芯片不能正确解码，物理信号如果过大那么链路也会产生code误码。增益到底放大到多少？这取决于链路信号的质量。这个增益调节的动作是由七号信令采集系统时隙/数据交换控制器SuperDXC上的CPU来控制完成的，具体的实现可以通过嵌入式软件实现，也可以通过硬件、或者软硬件相结合的方式实现。
El信号的增益冗余处理方法实现的原理如图6所示由CPU控制嵌入式软件、硬件或软硬件相结合的方式调节El链路的增益；反馈链路告警；判读处理，告警冗余处理，确信链路有告警；告警反馈；继续调节芯片增益，直到链路告警消除；不再芯片调节增益，直到系统稳定下来。
具体的实现步骤为
第一步，对El链路控制器的输入端增益进行调节(放大或者减小)，增益的变化引起El控制器输入端每条链路的信号强弱跟着发生改变，这样导致El控制器内部后端的成帧器出现了异常告警(L0S或者LOF或者AIS或者CODE误码告警)或者告警消除的情况；
第二步，继续检测El控制器链路状态，如果发现链路告警继续存在，则转到第三I K少；
第三步，对检测到的El控制器的链路告警进行冗余处理，在一段时间里，经过多重冗余处理后，El控制器链路告警仍然存在；
第四步，继续对El控制器链路的增益进行调节(增大或者减小)，直到El控制器链路告警状态消除，这样就找到了 El控制器每条链路合 适的增益值，使用链路没有告警状态情况下的链路增益值，使系统链路全部稳定下来。
通过上面这样一个循环反馈过程，最后设备使用合适的链路增益，再从输入的256 个链路中选择一个没有告警的链路时钟作为系统时钟，系统时钟的好坏决定了 SuperDXC 是否能进行稳定可靠的工作。由此可见，El信号的增益冗余处理的主要功能是链路增益调节和系统时钟的选择。
El信号的增益冗余处理流程图如图7-1与7-2。具体过程描述如下
通过一个进程autoAdjustGain，每隔一秒的间隔执行一次，自动调节芯片增益；
1.每一次循环扫描256条物理链路code误码状态，统计结果存放在ver变量中 (每个链路都对应一个变量setGainCounts状态)。
2.判断某一个链路状态增益设置是否为O 如果是0，则返回到开始入口继续循环检测。如果是非零状态，那么判断本次轮询检测次数PollNum是否达到了 100次？每当轮询100次后，进程重新从入口开始检测统计(每轮询100次，统一清除一下统计的计数并做一个最终的响应动作)。
3.如果轮询次数达到100次,开始判断每个链路的正确次数rightNum是否小于 50 如果正确次数小于50,说明错误比较多，链路错误计数errNumlnLongTime累加。如果正确次数rightNum大于50那么说明链路在一段时间内相对比较稳定，链路时间计数 errNumlnLongTime清0，链路正确计数清0，并转步骤4。如果轮询次数pollNum不到100 次转步骤4.
4.检测链路是否有LOS或者LOF 如果没有LOS或者L0F，返回入口进行下一次轮询检测并且清除错误计数器errNum为0，正确计数器rightNum累加一次。如果有LOS或者L0F,错误计数器errNum累加一次跳转到步骤5 ；
5.判断错误计数器errNum是否小于5 链路错误时长计数器errNumlnLongTime 是否小于3 如果条件都满足，那么近似认为当前链路增益正确，流程返回入口执行步骤I 进行下一次的轮询。如果条件不满足，执行步骤6。
6.判断增益值gainFail是否达到最大增益数GAIN_FAIL_MAX_NUM(4)，同时找到增益标记FindGain是否为O
7.如果条件满足，说明每个链路所有增益值都尝试设置了一遍，在一条链路的多个增益值中没有发现合适的增益，错误计数errNum清O, GainFail清O,这样流程重新开始步骤1，重新轮询每个链路的所有增益，重新统计链路告警和错误情况。如果条件不满足，那么从链路增益列表获取一个增益值配置到系统芯片当前链路中，结束本次检查判断流程返回，重新开始步骤1，进行下一轮的增益配置和判断。
因为每次增益的配置，都引起链路告警状态的变化，这个状态通过芯片反馈给增益判断接口，所以链路增益设置以后，立即会引起链路状态的变化，链路状态的变化会因为流程而改变。这个是一个正反馈的过程。直到链路自动找到合适的增益值，消除链路告警， 使系统链路全部稳定下来。
本领域的技术人员应该理解，本发明的方法和装置可以采用硬件、软件、或硬件和软件相结合的方式，通过微处理器、数字信号处理器、现场可编程逻辑单元、或门阵列等各种方式实现。
综上所述，虽然本发明已以优选实施例披露如上，然而其并非用以限定本发明。本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，可作各种变动与修饰。因此，本发明的保护范围当视后附的权利要求所界定的范围为准。`
权利要求
1.一种七号信令采集系统时隙/数据交换控制器(SuperDXC)，其特征在于，包含如下模块交换控制板模块，用于控制设备各部分的运行，从网口、串口或El控制口接收控制命令；一个或多个线路接口板模块，用于从El线路提取数据同时去除抖动，按照系统同步时钟,包括帧定位信号,将接收到的数据通过PCM BUS总线送给交换控制板模块中的交换矩阵，用于时隙交换，每个线路接口板模块有64个输入接口，16个输出接口；一个或多个后出线板模块，用于将输入或输出的El信号引入背板模块，通过背板模块与线路接口板模块通信，通信过程中不对信号做任何处理；背板模块，用于连接各功能模块及给各模块供电。
2.如权利要求1所述的七号信令采集系统时隙/数据交换控制器，其特征在于每台 SuperDXC从256或64个2Mbit/s的El信号中提取64Kbit/s时隙，这些64Kbit/s时隙经同步、交换矩阵后合成16路、64路或128路2M信号输出，从而实现多路El信号的交叉和复制。
3.如权利要求1所述的七号信令采集系统时隙/数据交换控制器，其特征在于，交换控制板模块进一步包括如下部分一个CPU、一个CPLD模块、一个交换矩阵组、多个El收发器 (El LIU)。
4.如权利要求1所述的七号信令采集系统时隙/数据交换控制器，其特征在于，线路接口板模块进一步包括如下部分=SfEl收发器(ElLIU)、一个总线驱动模块、I个CPLD模块。
5.一种对El链路的增益冗余处理方法，其特征在于，包括如下步骤第一步，对El链路控制器的输入端增益进行调节，增益的变化引起El控制器输入端每条链路的信号强弱跟着发生改变，这样导致El控制器内部后端的成帧器出现了异常告警或者告警消除的情况；第二步，继续检测El控制器链路状态，如果发现链路告警继续存在，则转到第三步；第三步，对检测到的El控制器的链路告警进行冗余处理，在一段时间里，经过多重冗余处理后，El控制器链路告警仍然存在；第四步，继续对El控制器链路的增益进行调节，直到El控制器链路告警状态消除，这样就找到了 El控制器每条链路合适的增益值，使用链路没有告警状态情况下的链路增益值，使系统链路全部稳定下来。
6.如权利要求5所述的方法，其特征在于，还包括最后，从输入的256个链路中选择一个没有告警的链路时钟作为系统时钟。
7.如权利要求5所述的方法，其特征在于第一步中的异常告警为LOS、LOF、AIS或者 CODE误码告警。
8.如权利要求5所述的方法，其特征在于对增益的调节可以是放大或者减小。
全文摘要
本发明提出了一种七号信令采集系统时隙/数据交换控制器，包含交换控制板模块、一个或多个线路接口板模块、一个或多个后出线板模块、以及背板模块。本发明的七号信令采集系统时隙/数据交换控制器具有强大链路处理能力，具有高可靠性接入，物理链路具有错误自动冗余处理能力。本发明还提出了一种对E1链路的增益冗余处理方法。
文档编号H04L12/24GK103067195SQ201210476828
公开日2013年4月24日 申请日期2012年11月22日 优先权日2012年11月22日
发明者张正强, 张文国 申请人:北京中创信测科技股份有限公司