专利名称：一种高速图像采集装置的制作方法
技术领域：
本实用新型属于电子应用技术领域，具体是一种高速图像采集装置。
背景技术：
图像在人们的日常生活中无处不见，它在人类获取的外部信息中占有重要的地位。然而，传统的图像采集处理系统因图像信息数据量大，导致图像采集耗时长的缺陷，难以满足人们的实际需求。
发明内容本实用新型的目的是为了克服现有技术存在的缺点和不足，而提供一种模块设置合理、图像采集快的一种高速图像采集装置。为实现上述目的，本实用新型的技术方案是包括以下模块CMOS图像传感器，用于图像采集，将图像信息转换成电信号输出；FPGA处理模块，接收CMOS图像传感器采集的图像信号，并对图像信号进行压缩处理，该FPGA处理模块上设置有用于与上位机数据通信的串并转换接口 ；存储器，接于FPGA处理模块上，用于图像信息的存储。进一步设置是所述的存储器为同步动态随机存储器。本实用新型充分利用了 FPGA高速、高可靠性的特点完成对图像数据的实时处理。FPGA与SDRAM数据传输采用乒乓球操作方法，这样可以使采集到的数据连续地存储在片外存储器中，同时FPGA可以连续的从SDRAM中获取数据，保证了系统的实时性，最后通过USB接口与上位机进行通信。本实用新型的优点是以FPGA为核心器件，采用硬件描述语言实现系统中的各个模块，这样可以使系统外围电路更简单，体积更小，优越性明显。下面结合说明书附图和具体实施方式
对本实用新型做进一步介绍。
图I本实用新型具体实施方式
原理框图。
具体实施方式
下面通过实施例对本实用新型进行具体的描述，只用于对本实用新型进行进一步说明，不能理解为对本实用新型保护范围的限定，该领域的技术工程师可根据上述实用新型的内容对本实用新型作出一些非本质的改进和调整。如图I所示的本实用新型的具体实施方式
，包括以下模块CMOS图像传感器1，用于图像采集，将图像信息转换成电信号输出；采用Altera Cyclone系列的EP3C40Q240C8的FPGA处理模块2，接收CMOS图像传感器采集的图像信号，并对图像信号进行压缩处理，该FPGA处理模块上设置有用于与上位机数据通信的串并转换接口 21 ;FPGA (Field — Programmable Gate Array),即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。存储器3，接于FPGA处理模块上，用于图像信息的存储。本实施例该存储器3为同步动态随机存储器，同步动态随机存储器即为SDRAM: Synchronous Dynamic Random AccessMemory,同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。本实用新型整个系统由CMOS图像传感器、FPGA处理模块、SDRAM等几部分组成。其中，CMOS图像传感器负责获取图像信息，把获取的信息传给FPGA进行集中处理，FPGA的任务包括对图像的实时压缩，然后把压缩后的数据串并转换，通过USB2. O 口与上位机进行·通信。SDRAM用来暂存图像传感器的输出信息，同时采用乒乓操作方法对数据进行传输。
权利要求1.一种高速图像采集装置，其特征在于包括以下模块 CMOS图像传感器，用于图像采集，将图像信息转换成电信号输出； FPGA处理模块，接收CMOS图像传感器采集的图像信号，并对图像信号进行压缩处理，该FPGA处理模块上设置有用于与上位机数据通信的串并转换接口 ； 存储器，接于FPGA处理模块上，用于图像信息的存储。
2.根据权利要求I所述的一种高速图像采集装置，其特征在于所述的存储器为同步动态随机存储器。
专利摘要本实用新型公开了一种高速图像采集装置，包括以下模块CMOS图像传感器，用于图像采集，将图像信息转换成电信号输出；FPGA处理模块，接收CMOS图像传感器采集的图像信号，并对图像信号进行压缩处理，该FPGA处理模块上设置有用于与上位机数据通信的串并转换接口；存储器，接于FPGA处理模块上，用于图像信息的存储。本实用新型具有系统外围电路更简单，体积更小，优越性明显的优点。
文档编号H04N5/225GK202713470SQ20122037806
公开日2013年1月30日 申请日期2012年7月31日 优先权日2012年7月31日
发明者周志立, 郑胜峰 申请人:浙江工贸职业技术学院