专利名称：光电转换装置和图像拾取系统的制作方法
技术领域：
本发明涉及光电转换装置。特别地，本发明涉及具有使信号相加的功能的光电转换装置和图像拾取系统。
背景技术：
光电转换装置被用于诸如数字静止照相机或数字摄像机的光电转换装置中。对于光电转换装置提出各种要求。要求之一是提高输出比率。为了实现高的输出比率，提出其中使得基于光电转换装置中的多个像素的信号彼此相加以减少从光电转换装置输出的信号的数量的技术。通过使得信号彼此相加，能够在抑制由分辨率降低导致的图像质量下降的同时获得高的输出比率。日本专利公开N0.2010-68123公开了被配置为针对以矩阵方式布置的像素沿行方向和列方向使信号相加的图像拾取装置。日本专利公开N0.2010-68123公开了沿水平方向(即，行方向)进行的加权相加。但是，根据在日本专利公开N0.2010-68123中公开的配置，连接的开关的数量在对于像素的各列设置的两个保持电容器之间改变，并且，会产生两个保持电容器之间的电容值的差值。结果，保持在各保持电容器中的电荷量会相互不同，并且，产生的图像的图像质量会劣化
发明内容
本发明旨在抑制图像质量的劣化。根据本发明的一个方面的光电转换装置包括:在多个列中布置的多个像素；分别被设置为与列对应的多个信号处理单元；和信号线，所述信号处理单元包含:保持基于对应的列上的像素的信号的第一电容和第二电容；设置在第一电容与所述信号线之间的开关；与第二电容电连接的电容调整单元；和被配置为连接对于信号处理单元中的一个设置的第一电容与对于信号处理单元中的另一个设置的第二电容的连接单元。参照附图阅读示例性实施例的以下说明，本发明的其它特征将变得清晰。
图1示出根据实施例的光电转换装置的配置例子。图2A和图2B示出根据第一示例性实施例的信号处理单元的配置例子。图3示出根据第一示例性实施例的所有像素读取模式中的操作例子。图4A、图4B和图4C示出水平方向的相加的概念。图5示出根据第一示例性实施例的加权相加模式中的操作例子。图6示出根据第一示例性实施例的信号处理单元的另一配置例子。图7示出根据第一示例性实施例的信号处理单元的另一配置例子。图8示出根据第二示例性实施例的所有像素读取模式中的操作例子。
图9示出根据第二示例性实施例的加权相加模式中的操作例子图10示出根据第三示例性实施例的信号处理单元的配置例子。图11示出根据第三示例性实施例的所有像素读取模式中的操作例子。图12示出根据第三示例性实施例的加权相加模式中的操作例子。图13示出根据实施例的图像拾取系统的配置例子。
具体实施例方式一般地，可以与信号的相加同义地使用信号的平均。在以下的示例性实施例中，平均和相加被统称为相加。第一示例性实施例根据本发明的第一示例性实施例，将作为例子描述除了与第一操作模式对应的所有像素读取模式以外还以与第二操作模式对应的水平方向的加权相加模式操作的光电转换装置。水平方向指的是以矩阵方式布置像素的像素阵列中的行方向。首先，参照图1，将描述根据本示例性实施例的光电转换装置的配置例子。在像素阵列110中，以矩阵方式布置像素100。这里，示出3行X4列的像素阵列。与控制单元对应的行选择电路120被配置为向像素阵列供给信号Read、Reset和Select以控制像素100的操作。从像素100输出的信号被传送到第一垂直信号线130。输出到第一垂直信号线130的信号在与读取单元对应的 信号处理单元150a和150b中被处理。在信号处理单元150a和150b中处理的信号通过水平信号170a和170b被传送到对应的输出放大器180a和180b，以从输出端子OUTl和0UT2被输出。信号处理单元150a和150b具有与各像素的列对应的电路。列选择电路160a和160b被配置为输出用于选择在包含于信号处理单兀150a和150b中的电路之间的列的信号。负载晶体管单兀140a和140b、信号处理单兀150a和150b、以及列选择电路160a和160b被设置为夹着像素阵列110。通过信号处理单元150a从输出端子OUTl输出来自从像素阵列左侧起的奇数的列(以下，将称为奇数列)中的像素的信号，并且，通过信号处理单元150b从输出端子0UT2输出来自从像素阵列左侧起的偶数的列(以下，将称为偶数列)中的像素的信号。当考虑单色光电转换装置时，由于以拜耳(Bayer)图案每隔一个像素地布置同一颜色的过滤器，因此，如果关注某行，那么，当关注输出端子OUTl和0UT2中的每一个时,仅输出基于同一颜色的像素的信号。行选择电路120和列选择电路160均被称为控制单元。此外，例如，在如信号处理单元150a和150b那样提到多个部件的情况下，使用类似于信号处理单元150的表示法。下面，将描述像素100的配置。包含于像素阵列110中的各像素100包含光电二极管101、传送晶体管102、复位晶体管104、FD (浮置扩散)单元106、放大晶体管103和选择晶体管105。与光电转换单兀对应的光电二极管101被配置为根据入射的光量产生并蓄积电荷。与传送单元对应的传送晶体管102被配置为切换光电二极管101和FD单元106之间的导通状态或非导通状态。与像素输出单元对应的放大晶体管103的栅电极与FD单元106连接。与复位单元对应的复位晶体管104被配置为切换电源VDD与放大晶体管103的栅极端子之间的导通状态或非导通状态。当传送晶体管102和复位晶体管104同时处于导通状态时，光电二极管101通过电源VDD被复位。在与像素选择单元对应的选择晶体管105处于导通状态的时段期间，放大晶体管103与包含于负载晶体管单元140中的恒流源一起形成源极跟随器电路。由此，关于与第一信号线对应的第一垂直信号线130，在该第一垂直信号线上出现根据此时的放大晶体管103处的栅极电势(换句话说，FD单元106处的电势)的输出。用于控制传送晶体管102的信号Read、用于控制复位晶体管104的信号Reset和用于控制选择晶体管105的信号Select从行选择电路120被共同提供给包含于同一行中的像素。图2A和图2B示出与读取单元对应的信号处理单元150a和150b的更具体的配置例子。这里，提取与像素的第m列到第(m+5)列对应的部分。虽然信号处理单元150a和150b被布置为夹着像素阵列110，但是，除了所连接的像素列不同以外，信号处理单元150b的配置与信号处理单元150a的配置相同，因此将省略其描述。像素的各列包含采样保持开关200、采样电容器260 265、箝位电容器210、箝位开关240、信号写入开关230、相加控制开关270 276、列选择开关250和伪(dummy)开关251。第一垂直信号线130通过米样保持开关200和箝位电容器210与第二垂直信号线220连接。采样电容器260 265分别通过开关230与第二垂直信号线220连接。相加控制开关270 276还与采样电容器260 265连接。此外，采样电容器260、262和264分别通过列选择开关250与水平信号线280连接。水平信号线电容290是 对于水平信号线280设置的电容器。水平信号线电容290包含与水平信号线280的布线相关联的寄生电容和通过开关250的连接产生的MOS晶体管的结电容。另一方面，伪开关251与采样电容器261、263和265连接。通过设置伪开关251，与采样电容器260 265连接的开关的数量被设定为是统一的，并且，减少从采样电容器260 265观察到的电容成分的差异。此外，伪开关251的源极和漏极之间的部分被短路。与列选择开关250不同，伪开关251不与水平信号线280连接，所以不增加水平信号线电容290，并且，下面将描述的电路增益的减小被抑制。这里，采样电容器260、262和264被设为第一电容，并且，采样电容器261、263和265被设为第二电容。此外，如开关272和274那样，使不同列中的第一电容和第二电容相互连接的开关被称为连接单元。下面，将描述具有图1和图2A、图2B所示的配置的光电转换装置中的信号读取操作。所有像素读取模式首先，将参照图3描述不实施相加运算的操作模式。在本文中，该模式被称为所有像素读取模式。但是，可以不读出像素阵列中的所有像素，并且，该模式意味着不在像素之间实施相加运算。在时间tl，信号Select (η)处于高电平。由此，由于包含于第η行中的像素中的选择晶体管105被接通并执行源极跟随器操作，因此，在第一垂直信号线130上出现与放大晶体管103的栅电极处的电势(S卩，FD单元106处的电势)对应的电平。即，在时间tl，开始选择第η行中的像素的状态。此外，在时间tl，由于信号SP和CLP处于高电平，因此，建立箝位电容器210具有在第一垂直信号线上出现的电平与电压CPDC之间的电势差的状态。当信号Reset (η)从时间t2以脉冲方式处于高电平时，FD单元106处的电势根据电源电压VDD被复位。由此，在第一垂直信号线130和箝位电容器210的端子A上出现与FD单元106的复位对应的电平。当信号CLP在时间t3处于低电平时，由于箝位开关240被置于非导通状态，因此，第二垂直信号线220是电气浮置的。由此，箝位电容器210保持与FD单元106的复位对应的电平和电压CPDC之间的电势差。当信号Read (η)在时间t4处于高电平时，蓄积于光电二极管101中的电荷被传送到FD单元106。FD单元106处的电势根据传送的电荷量改变，并且，在第一垂直信号线130上出现与FD单元106处的电势对应的电平。箝位电容器210继续保持与FD单元106的复位对应的电平和电压CPDC之间的电势差。因此，第二垂直信号线220处的电势以如下的量波动:该量为通过在与FD单元106的复位对应的电平和与从光电二极管101向FD单元106进行的电荷的传送对应的电平之间的差值AVin上施加由电容决定的增益而获得的。当箝位电容器210的电容值被设为Ccp并且各采样电容器的电容值被设为Csp时，在第二垂直信号线220中产生的电压变化AV被表示如下。AV = (Ccp/ (Ccp+2.Csp) X ΔVin...(I)与FD单元106的复位对应的电平包含由复位晶体管104的开关导致的噪声成分和构成像素的晶体管特有的噪声成分。此外，由于该噪声成分也叠加于由电荷从光电二极管101向FD单元106的传送而获得的电平上，因此，能够通过使用箝位电容器210实施上述的操作来减少噪声。当信号SP在时间t5处于低电平时，采样保持开关200处于非导通状态，并且，箝位电容器210和第一垂直信号线130被置于非导通状态。由此,在米样电容器260 265中保持A V。信号Select (η)在时间t6处于低电平，并且，包含于第η行上的像素100中的放大晶体管103和第一垂直信号线130被置于非导通状态，使得源极跟随器操作结束。具体而言，选择第η行中的像素的状态结束。在时间t8，ADDHlb、ADDH2b和ADDHla处于高电平。此时，如图2A和图2B所示，对于各列设置的米样电容器(即，米样电容器260和261、米样电容器262和263、以及米样电容器264和265)在分别被并联连接的状态下被读出。当从时间t9依次供给信号CSEL (m)、CSEL (m+1)、-,CSEL (m+5)时，保持于各列上的米样电容器260 265中的信号被输出到水平信号线280。当保持于米样电容器260 265中的信号被输出到水平信号线280时，施加由电容的比率决定的增益。当水平信号线电容290的电容值被设为Ccom并且输出放大器180的增益被设为Gamp时，在输出端子OUT处出现的输出Vout被表不如下:Vout = AVX [Csp/ (Csp+Ccom)]XGan5r..(2)通过设置伪开关251,由于米样电容器260 265的电容值可被视为相同，因此,如上所述，采样电容器的所有电容值均被设为Csp。在时段“第(n+1)行”、时段“第(n+2)行”和随后的时段中重复进行类似的操作。加权相加模式以下，将描述用于实施相加的沿水平方向进行加权的操作模式。在解释加权相加运算之前，将描述不进行加权的相加运算。图4C示出一般在彩色光电转换装置中使用的拜耳图案滤色器的阵列。R、G和B表示分别透过红色、绿色和蓝色的光的过滤器。图4A示出这些之中的第η行上的阵列的提取。后缀表示从图的左侧计数的像素的位置，并且，括号中的数字表示相加时的 比率。一般地，在具有滤色器的光电转换装置中，在进行行方向的相加的情况下，来自同一颜色的像素之中的相邻像素的信号被彼此相加。因此，在图4A中，例如，以Gl和G3、R2和R4、G5和G7、R6和R8…的组合进行相加。如果以1:1的比率使两个像素的信号彼此相加，那么Gl和G3彼此相加之后的信号的空间重心位置在由位于Gl与G3中间的G2表示的位置。类似地，R2和R4、G5和G7以及R6和R8相加之后的信号的空间重心位置分别出现于R3、G6和R7上。因此，通过位于光电转换装置外面的图像信号处理电路等合成的图像的第η行上的信号具有图4Α的右侧所示的布置。具体而言，相加之后的G像素和R像素的空间位置不具有相等的节距(pitch),而具有G像素和R像素相互接近的偏心(eccentric)布置。当拾取具有闻的空间频率的对象的图像时，上述的颜色重心的偏心可能是假信号(alias)的原因。用于改善上述的偏心的方法包括加权相加。通过利用图4B，将描述加权相加的概念。在加权相加中，相邻地设置的三个R像素以1:2:1的比率彼此相加。即，在像素R2、R4和R6的情况下，像素以1:2:1的比率彼此相加。由此，相加之后的R像素的空间重心位置处于由R4表示的位置。类似地，像素R6、R8和RlO以1:2:1的比率彼此相加。另一方面，与现有技术类似地，G像素以1:1的比率彼此相加。因此，通过设置在输出端子OUT随后的级中的图像信号处理电路获得的第η行上的信号具有图4B的右侧所示的布置，并且，G像素和R像素相互以相等的节距被配置。由此，获得这样的优点:即，更可能避免产生在不进行加权的相加运算的情况下产生的假信号。图5示出图1和图2Α、图2Β所示的光电转换装置中的加权相加模式中的操作定时的例子。这里，将主要描述与图3所示的所有像素读取模式中的操作的不同点。在所有像素读取模式中对于各列设置的米样电容器之中，米样电容器260和261、米样电容器262和263以及米样电容器264和265被视为用于保持来自一个像素的信号的一对电容器。与此相对照地，不同在于，采样电容器被分成要在加权相加模式中使用的两个。将基于图2Α和图2Β描述信号处理单兀150a和150b的各操作。在图5所不的时序图中，用于信号ADDH2和ADDH3的定时与所有像素读取模式不同。首先，在信号处理单元150a中，输出相邻两列的相加平均信号。ADDHla和ADDH3a在时间t8处于高电平，并且，相加开关271、272、273、275和276被置于导通状态。由于采样电容器260、261、262和263被并联连接，因此，信号被彼此相加。然后，ADDH3在时间t9处于低电平，保持于采样电容器260、261、262和263中的信号的平均值被保持。具体而言，第(m)列和第(m+2)列以1:1的比率被彼此相加。然后，当CSEL (m)在时间tlO处于高电平时，它以由式(2)表示的电路增益被传送到水平信号线280。下面，将描述信号处理单元150b的操作。ADDHlb和ADDH3b在时间t8处于高电平，并且，相加开关270、272、273、274和276被置于导通状态。由于采样电容器261、262、263和264被并联连接，因此，信号被彼此相加。然后，ADDH3b在时间t9处于低电平，保持于采样电容器261、262、263和264中的信号的平均值被保持。具体而言，第(m+Ι)列、第(m+3)列和第(m+5)列上的信号以1:2:1的比率彼此相加。在本例子中，通过设置伪开关251，由于采样电容器261、262、263和264的电容值被调整为基本上相同，因此，能够以上述的1:2:1的比率精确地实现平均。例如，在不设置伪开关251的情况下，以与该开关对应的量在寄生电容中出现波动。在列选择开关250的结电容被设为ACp的情况下，在上述的相加中被相加的采样电容器的比率为(Csp+Λ Cp):(2XCsp+Λ Cp):Csp。加权的平衡从1:2:1瓦解，这会导致获得的图像的图像质量降低。特别地，在由于元件的小型化等而使得采样电容器260 265的值不被设为高的情况下，来自包含该开关的结电容的寄生电容的影响是不可忽视的。然后，当CSEL (m+3)在时间tlO处于高电平时，以式(2)所示的电路增益，它被传送到水平信号线280。随后，通过类似的操作依次读出信号。通过上述的操作，G像素和R像素的相加之后的重心相互以相等的节距被布置，并且，更可能避免由颜色重心的位移导致的假信号的产生。上述的列选择开关250和伪开关251均可由MOS晶体管构成。此时，通过将两种开关的尺寸设为相同，更容易地相互匹配与第一和第二电容相关联的电容值。注意，作为根据本示例性实施例被配置为抑制各列上的采样电容器260 265的电容值的差值的单元，设置伪开关，但是，可以不使用伪开关。例如，通过以(采样电容器262的电容值X (采样电容器263的电容值)的方式设定采样电容器262和263的电容值，也能够抑制与读取开关250的结电容相当的差值。即，通过设置被配置为减少两个采样电容器的电容值的差值的电容调整单元，能够精确地进行加权相加，并且，可以从获得的图像抑制假信号。电容调整单元可由电容器元件构成，并且，这同样适用于以下的示例性实施例。此外，根据本示例性实施例，伪开关的源极端子和漏极端子之间的主电极被短路，使得水平信号线电容290的数量不增加。例如，与 图6所示的一个列的等价电路同样，采用通过连接源极与固定电势而不增加水平信号线电容290的数量的配置会是足够的。第二示例性实施例根据第一示例性实施例，描述了通过使用包含于信号处理单元中的箝位电容器来抑制源自像素的噪声成分的配置。根据本发明的第二示例性实施例，将描述不仅抑制源自像素的噪声成分而且可以放大信号的配置。同样，根据本示例性实施例，将以除了与第一操作模式对应的所有像素读取模式以外还可在与第二模式对应的加权相加模式中操作的光电转换装置为例，进行描述。图7示出根据本示例性实施例的信号处理单元中的用于一个列的电路的提取。列放大单元Amp包含箝位电容器710、计算放大单元760、短路开关740和反馈电容器750。箝位电容器710的端子A与第一垂直信号线130连接，并且，箝位电容器710的另一端子B与计算放大单元760的反相输入端子连接，并且还与反馈电容器750的一个端子和短路开关740的一个电极连接。反馈电容器750的另一端子与短路开关740的另一电极和计算放大单元760的输出端子连接。计算放大单元760的非反相输入端子被供给基准电压VC0R。此夕卜，通过信号PCOR控制短路开关。例如从图中未示出的定时控制电路单元供给信号PC0R。通过设置列放大单元Amp的多个反馈电容器及其开关连接，能够设定列放大单元Amp的可变放大因子。此外，如下所述，箝位电容器710还用作噪声减少单元。采样电容器260s和261s以及采样电容器260η和261η分别通过开关700和701与计算放大单元760的输出端子(即，列放大单元Amp的输出端子)连接。相加控制开关270s,271s和272s和相加控制开关270n、271n和272η也分别与采样电容器连接，并且，分别通过列选择开关250与水平信号线280s和280η连接。水平信号线280s和280η具有电容值Ccom。水平信号线电容示意性地表示第一水平信号线具有的电容。水平信号线280s与输出单元中的差分放大器790的非反相输入端子连接，并且，水平信号线280η与差分放大器790的反相输入端子连接。米样电容器260s和261s分别与根据第一不例性实施例描述的第一电容和第二电容对应。类似地，采样电容器260η和261η分别与根据第一示例性实施例描述的第一电容和第二电容对应。这些采样电容器通过开关270和272与其它列上的采样电容器中的第二电容或第一电容连接。由于图1中的信号处理单元150a和150b基本上具有相同的配置，因此，图7示出信号处理单元150a和150b。图7示出信号ADDH1、ADDH2和ADDH3。在以下描述的时序图中，在信号处理单元150a的情况下，给出ADDHla、ADDH2a和ADDH3a，并且，在信号处理单元150b的情况下，给出ADDHlb、ADDH2b和ADDH3b。这同样适用于本示例性实施例后面的示例性实施例。所有像素读取模式下面，参照图8，将描述所有像素读取模式中的操作。注意，与第一垂直信号线130连接的像素区域与图1所示的类似。当信号Select (η)在时间tl处于高电平时，包含于第η行中的像素中的选择晶体管被置于导通状态， 并且，放大晶体管执行源极跟随器操作，使得在第一垂直信号上出现与放大晶体管的栅电极处的电势(即，FD单元106处的电势)对应的电平。当信号Reset (η)从时间t2以脉冲方式处于高电平时，FD单元106处的电势根据电源电压VDD被复位。由此，在第一垂直信号线和箝位电容器的端子A上出现与FD单元106的复位对应的电平。当信号PCOR从时间t3以脉冲方式处于高电平时，计算放大单元760的反相输入端子与输出端子通过短路开关740被短路。此时，通过计算放大单元760的虚拟接地，计算放大单元760的反相输入端子具有VCOR的电势。具体而言，反馈电容器750的两端均被复位为VC0R，并且，箝位电容器710的端子B也具有VC0R。由于信号SHS和SHN也在时间t3处于高电平，因此，采样电容器通过此时的计算放大器的输出被复位。随后，当信号PCOR处于低电平时，由于箝位电容器的端子B是电气浮置的，因此箝位电容器保持与FD单元106的复位对应的电平和电压VCOR之间的电压差。当信号SHN从时间t4以脉冲方式处于高电平时，此时的列放大单元Amp的输出保持在米样电容器260η和261η中。保持于米样电容器260η和261η中的信号包含源自列放大单元Amp的偏置(offset)成分。当信号Read(n)从时间t5以脉冲方式处于高电平时，在光电二极管101中蓄积的电荷被传送到FD单元106。FD单元106处的电势根据传送的电荷量改变，并且，在第一垂直信号线130上出现与其对应的电平。由于箝位电容器继续保持与FD单元106的复位对应的电平和电压PCOR之间的电势差，因此，箝位电容器的端子B处的电势以与FD单元106的复位对应的电平和与从光电二极管101向FD单元106的电荷传送对应的电平之间的差值AVin改变。与第一示例性实施例的不同在于，可以在AVin上施加由箝位电容器与反馈电容的电容值的比率决定的增益。具体而言，当箝位电容器的电容值被设为CO并且反馈电容的电容值被设为Cf时,列信号单兀Amp的输出AmpOUT被表不如下。AmpOUT = (C0/Cf) X AVin...(3)与FD单元的复位对应的电平包含由复位晶体管104的开关导致的噪声成分和构成像素的晶体管特有的噪声成分。因此，能够通过用箝位电容器实施上述的操作来抑制源自像素的噪声成分。此外，根据本示例性实施例，可通过CO/Cf的增益来放大电压变化Δ Vin0信号SHS从时间t6处于高电平，然后，当信号SHS处于低电平时，在采样电容器中保持由式(3)表不的电压。保持于米样电容器中的信号包含列信号单兀Amp的输出偏置(offset)。信号Select (η)在时间t7处于低电平，并且，包含于第η行上的像素100中的放大晶体管103和第一垂直信号线130被置于非导通状态，使得源极跟随器操作结束。换句话说，选择第η行中的像素的状态结束。相加控制开关在时间t7处于高电平，并且，各列上的采样电容器被连接。从时间t8，当依次供给信号CSEL (m)和CSEL (m+Ι)时，保持于采样电容器中的信号被输出到水平信号线。为了向水平信号线输出保持于采样电容器中的信号，施加由电容的比率决定的增益。当水平信号线的电容值被设为CCom时，在水平信号线上出现的电压Vsl被表示如下。Vsl = [Csp/ (Csp+CCom) ] X (CO/Cf) X ΔVin...(4)类似地，保持于采样电容器中的信号被输出到水平信号线，并且，也施加由电容的比率决定的增益。当水平信号线的电容值被设为CCom时，在水平信号线上出现的电压Vnl被表示如下。Vnl = [Csp/ (Csp+CCom) ] X (CO/Cf) XVCOR…(5)从输出端子OUT输出被输入到差分放大器的Vsl与Vnl之间的差值。由于Vsl和Vnl均包含列放大单元Amp的输出偏置，因此，从输出端子OUT输出其中抑制了列放大单元Amp的输出偏置的信号。加权相加模式 下面，将描述加权相加模式。图9示出加权相加模式中的驱动模式。将信号写入到采样电容器的操作与所有像素读取模式类似，并且，将省略其描述。这里，将主要描述与图8所示的所有像素读取模式的不同点。在所有像素读取模式中，各列上的两个采样电容器被视为一个电容器。与此相对照地，在加权相加模式中，不同在于，采样电容器分别被分割以被利用。与第一示例性实施例中类似，与所有像素读取模式的不同在于对于相加平均时段的信号控制。在通过米样电容器260s和261s构建的信号路径和通过米样电容器260η和261η构建的信号路径中的每一个中，与在根据第一示例性实施例的图5中示出的操作类似地进行相加平均操作和信号输出。通过上述的根据本发明的本示例性实施例的配置，可以在读取电路中施加增益的同时进行输出，并且，能够在进一步提高S/N比的同时精确地实施加权相加。同样，根据本不例性实施例，通过设置伪开关251,米样电容器260s、261s、260n和261η的电容值被调整为基本上相同。注意，同样，根据本示例性实施例，通过以(采样电容器262的电容值K (采样电容器263的电容值)的方式设定采样电容器262和263的电容值，也能够抑制与读取开关250的结电容相当的差值。即，通过设置被配置为减少两个采样电容器的电容值的差值的电容调整单元，能够精确地进行加权相加，并且，可以从获得的图像抑制假信号。此外，根据本示例性实施例，伪开关的源极和漏极之间的部分被短路，使得水平信号线电容290的数量不增加。例如，与图6所示的一个列的等价电路同样，采用通过连接源极与固定电势以不增加水平信号线电容290的数量的配置会是足够的。第三示例性实施例下面，将描述本发明的第三示例性实施例。与第二示例性实施例的明显的不同在于信号处理单元的配置。根据本示例性实施例的信号处理单元具有第三电容以及第一和第二电容。另外，其特征在于，至少部分地在时间上并行地实施在第三电容中保持从第一垂直信号线供给的信号的第一处理和将保持于第一电容中的信号输出到信号线的第二处理。根据本示例性实施例，可以实施垂直相加运算和水平相加平均运算。图10示出根据本示例性实施例的信号处理单元的一个列的配置。与第二示例性实施例不同的点在于相互并联地设置与第一保持单元对应的第三电容1010s、1011s和1012s以及第三电容1010n、1011n和1012η。用作缓冲器单元的差分放大器1040被设置在
第三保持电容器与第一和第二电容之间。在这两对的第三电容1010s、IOlls和1012s以及第三电容1010n、IOlln和1012η中，一侧端子被相互短路并且与差分放大器1040的反相输入端子连接。第三电容的另一侧端子分别通过开关1051s、 1052s和1053s以及开关1051η、1052η和1053η与共用节点1060s和1060η连接。此外，这些其它端子通过1070s和1070η与差分放大器1040的输出端子连接。米样电容器260s和261s分别与根据第一不例性实施例描述的第一电容和第二电容对应。类似地，采样电容器260η和261η分别与根据第一示例性实施例描述的第一电容和第二电容对应。这些采样电容器通过开关270和272与其它列上的采样电容器之中的第二电容或第一电容连接。如上述的式(2)所表示的，由于传送到信号线的信号上的增益不被减小，因此，难以将第一和第二电容设为低，但这不适用于第三电容。因此，第三电容的电容值可被设为比第一电容的电容值低。所有像素读取模式图11示出用于描述所有像素读取模式时的操作的时序图。与第一垂直信号线130连接的像素区域与图1所示的类似。当信号Select (η)在时间tl处于高电平时，包含于第η行中的像素中的选择晶体管被置于导通状态，并且，实施源极跟随器操作。因此，在第一垂直信号线上出现与放大器晶体管的栅电极处的电势(即，FD单元106处的电势)对应的电平。当信号Reset (η)从时间t2以脉冲方式处于高电平时，FD单元106处的电势根据电源电压VDD被复位。由此，在第一垂直信号线和箝位电容器的端子A上出现与FD单元106的复位对应的电平。当信号PCOR从时间t3以脉冲方式处于高电平时，计算放大单元760的反相输入端子和输出端子通过短路开关740被短路。此时，计算放大单元760的反相输入端子通过计算放大单元760的虚拟接地具有VCOR的电势。具体而言，反馈电容器750的两端被复位为VC0R，并且，箝位电容器710的端子B也具有VC0R。由于信号SHS1、SHS2和SHS3以及信号SHN1、SHN2和SHN3在时间t3也处于高电平，因此，采样电容器通过此时的计算放大器的输出被复位。随后，当信号PCOR处于低电平时，由于箝位电容器的端子B是电气浮置的，因此，箝位电容器保持与FD单元106的复位对应的电平与电压VCOR之间的电压差。
从时间t4,信号SHNl以脉冲方式处于高电平,此时的列放大单兀Amp的输出保持于第一保持电容器IOlOnUOlIn和1012η中。保持于第一保持电容器IOlOnUOlIn和1012η中的信号包含列放大单元Amp的输出偏置。当信号Read (η)在时间t5以脉冲方式处于高电平时，蓄积于光电二极管101中的电荷被传送到FD单元106。FD单元106处的电势根据传送的电荷量改变，并且，在第一垂直信号线130上出现与FD单兀106处的电势对应的电平。由于箝位电容器继续保持与FD单元106的复位对应的电平和电压PCOR之间的电势差，因此，箝位电容器的端子B处的电势以与FD单元106的复位对应的电平和与电荷从光电二极管101向FD单元106的传送对应的电平之间的差值AVin改变。可通过根据第二示例性实施例描述的式(3)表不这一点。信号SHSl从时间t6处于高电平，然后，当信号SHSl处于低电平时，由式(3)表不的电压保持于第一保持电容器IOlOs中。保持于第一保持电容器IOlOs中的信号包含列信号单兀Amp的输出偏置。信号Select (η)在时 间t7处于低电平，并且，包含于第η行上的像素100中的放大晶体管103和第一垂直信号线130被置于非导通状态，使得源极跟随器操作结束。另一方面,信号FB在时间tl处于高电平，并且,开关1060s和1060η被置于导电状态。由此，与差分放大器1040的反相输入端子连接的第一保持电容器的电极处的电势VClAmp处于上面叠加了差分放大器1040的输出偏置的电平。在时间t8，信号FB处于低电平，并且，信号FBO处于高电平。然后，建立差分放大器1040的输出端子与第二保持电容器电连接的状态，这里，信号VADDl在时间t9处于高电平，并且信号SW2在时间tlO处于高电平。通过该操作，在差分放大器1040的输出端子上出现其中去除了差分放大器1040的输出偏置的信号。从时间tl2和随后的时间，与第二示例性实施例类似，信号从第二保持电容器被读出到水平信号线。另一方面，从时间tl5开始“第(n+1)行”的读取。通过从时间tl到时间t7示出的“第η行”上的操作，与在第一保持电容器中保持“第(n+1)行”上的信号的操作并行地进行将“第η行”上的信号从第二保持电容器读取到水平信号线的操作的一部分。根据本示例性实施例，由于至少部分地以重叠的方式实施在第一保持电容器中保持来自像素的信号的第一处理和将保持于第二保持电容器中的信号输出到水平输出线的第二处理，因此，不输出信号的时段从时间t8跨到时间tl3，使得可以提高像素信号的读取速度。加权相加模式下面，参照图12的时序图，将描述垂直三行相加模式和加权相加模式。当信号Select在时间tl处于高电平时，包含于第η行中的像素中的选择晶体管被置于导通状态，并且，放大晶体管器执行源极跟随器操作，使得在第一垂直信号线上出现与放大晶体管的栅电极处的电势(即，FD单元106处的电势)对应的电平。当信号Reset从时间t2以脉冲方式处于高电平时，FD单元106处的电势根据电源电压VDD被复位。由此，在第一垂直信号线和箝位电容器的端子A上出现与FD单元106的复位对应的电平。当信号PCOR从时间t3以脉冲方式处于高电平时，计算放大单元760的反相输入端子和输出端子通过短路开关740被短路。此时，通过计算放大单元760的虚拟接地，计算放大单元760的反相输入端子具有VCOR的电势。具体而言，反馈电容器750的两端均被复位为VC0R，并且，箝位电容器710的端子B也具有VC0R。由于信号SHS1、SHS2和SHS3以及信号SHN1、SHN2和SHN3也在时间t3处于高电平，因此，采样电容器通过此时的计算放大器的输出被复位。随后，当信号PCOR处于低电平时，由于箝位电容器的端子B是电气浮置的，因此箝位电容器保持与FD单元106的复位对应的电平和电压VCOR之间的电压差。从时间t4，如果信号SHNl以脉冲方式处于高电平，那么，如在所有像素读取模式中描述的那样，此时的列放大单兀Amp的输出保持在第一保持电容器IOlOn中。从时间t5,信号Read (η)以脉冲方式处于高电平,蓄积于光电二极管101中的电荷被传送到FD单兀106。FD单元106处的电势根据传送的电荷量改变，并且，在第一垂直信号线130上出现与FD单元106处的电势对应的电平。由于箝位电容器保持与FD单元106的复位对应的电平和电压PCOR之间的电势差，因此，箝位电容器的端子B处的电势以与FD单元106的复位对应的电平和与从光电二极管101向FD单元106的电荷传送对应的电平之间的差值AVin改变。如根据第二不例性实施例描述的那样，列放大单兀的输出由式(3)表不。信号SHSl从时间t6处于高电平， 然后，当SHSl处于低电平时，由式(3)表示的电压保持于米样电容器IOlOs中。Select在时间t7以脉冲方式处于高电平，并且，重复进行上述的操作，使得采样电容器IOlln和IOlls分别保持第(n+1)行上的像素的复位信号和光学信号。从时间t8，类似地，第一保持电容器1012η和1012s分别保持第(n+2)行上的像素的复位信号和光学信号。在时间t9，信号FB处于低电平，并且，信号FBO处于高电平。然后，当信号VADD1、VADD2和VADD3在时间tlO处于高电平时，第一保持电容器的电极被电气保持，并且，保持于第一保持电容器1010s、1011s和1012s以及第一保持电容器1010n、1011n和1012η中的三个行的信号分别被平均化。此外，在时间tll，由于SW2处于高电平，因此，第二保持电容器和采样电容器260s和261s保持第一保持电容器1010s、IOlls和1012s的平均化的信号，并且，采样电容器260η和261η保持第一保持电容器1010η、IOlln和1012η的平均化的信号。此外，在与根据第一示例性实施例描述的操作类似的操作中，分别执行时间112处的水平方向的像素信号的相加平均和从时间tl3向水平输出线的信号读取。另一方面，与所有像素读取模式类似，在时间tl4，至少部分地在时间上并行地实施在第一保持电容器中保持来自像素的信号的第一处理和将保持于第二保持电容器中的信号输出到水平输出线的第二处理。同样，根据本不例性实施例，通过设置伪开关251,米样电容器260s、261s、260n和261η的电容值被调整为基本上相同。注意，根据本示例性实施例，同样，通过以(采样电容器262的电容值K (采样电容器263的电容值)的方式设定采样电容器262和263的电容值，也能够抑制与读取开关250的结电容相当的差值。即，通过设置被配置为减少两个采样电容器的电容值的差值的电容调整单元，能够精确地进行加权相加，并且，可以从获得的图像抑制假信号。此外，根据本示例性实施例，伪开关的源极和漏极之间的部分被短路，使得水平信号线电容290的数量不增加。例如，与图6所示的一个列的等价电路同样，采用通过连接源极与固定电势以不增加水平信号线电容290的数量的配置会是足够的。根据本示例性实施例，在第一保持电容器中进行垂直方向的平均化，并且，能够抑制锯齿化(jaggy)。至少部分地以并行的方式实施在第一保持电容器中保持来自像素的信号的第一处理和将保持于第二保持电容器中的信号输出到水平输出线的第三处理。由此，由于可以在彼此相加来自同一列上的多个像素的信号的同时读出信号，因此，能够在抑制锯齿化的同时提高帧速率。第四示例性实施例下面，将通过使用图13来描述根据本示例性实施例的图像拾取系统的概要。图像拾取系统800包括例如光学单元810、图像拾取装置1000、图像信号处理电路单元830、记录和通信单元840、定时控制电路单元850、系统控制电路单元860、以及再现和显示单元870。对于图像拾取装置1000，使用根据上述的各示例性实施例描述的光电转换装置。这里，将例示在定时控制电路单元850而不是图像拾取装置中包括定时发生器的情况。 与诸如透镜的光学系统对应的光学单元810将来自对象的光的图像形成于其中以二维方式布置多个像素的图像拾取装置1000的像素阵列上，以形成对象的图像。图像拾取装置1000在基于来自定时控制电路单元850的信号的定时输出根据在像素单元上成像的光的信号。从图像拾取装置1000输出的信号被输入到用作图像信号处理单元的图像信号处理电路单元830，并且，图像信号处理电路单元830在遵循由程序等确定的方法的同时对于输入的电信号执行诸如AD转换的处理。通过图像信号处理电路单元中的处理获得的信号作为图像数据被发送到记录和通信单元840。记录和通信单元840向再现和显示单元870发送用于形成图像的信号，并且，在再现和显示单元870上再现和显示动画或静止图像。记录和通信单元从图像信号处理电路单元830接收信号，并且，还与系统控制电路单元860通信，并且还执行在图中未示出的记录介质中记录用于形成图像的信号的操作。系统控制电路单元860被配置为以总体的方式控制图像拾取系统的操作，并且，控制光学单元810、定时控制电路单元850、记录和通信单元840、以及再现和显示单元870的驱动。此外，系统控制电路单元860具有例如与图中未示出并且在其中记录用于控制图像拾取系统的操作的程序等的记录介质对应的存储装置。此外，系统控制电路单元860在图像拾取系统内供给例如用于根据用户操作切换驱动模式的信号。作为具体例子，所述控制包含改变要读取的行或要复位的行、改变与电子变焦相关联的场角、偏移与电子图像稳定化相关联的场角等。定时控制电路单元850被配置为基于与控制单元对应的系统控制电路单元860的控制来控制图像拾取装置1000和图像信号处理电路单元830的驱动定时。图像信号处理电路单元830保持根据各上述的示例性实施例描述的校正系数，并且，对于从图像拾取装置1000输出的信号执行校正处理。虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式以及等同的结构和功能。
权利要求
1.一种光电转换装置，包括: 以矩阵形式布置的多个像素； 多个信号处理单元，每一个信号处理单元与所述矩阵的列对应；以及 信号线， 所述多个信号处理单元中的每一个包含: 保持基于对应的列的像素的信号的第一电容和第二电容； 电连接第一电容与所述信号线的开关； 与第二电容电连接的电容调整单元；以及 连接单元，被配置为相互并联地电连接信号处理单元中的一个信号处理单元的第一电容与信号处理单元中的另一个信号处理单元的第二电容。
2.根据权利要求1的光电转换装置， 其中，所述电容调整单元包含其中主电极中的一个主电极与第二电容电连接并且主电极中的另一个主电极与电源或主电极中的所述一个主电极电连接的MOS晶体管。
3.根据权利要求2的光电转换装置， 其中，所述开关是MOS晶体管，并且，该MOS晶体管具有与包含于所述电容调整单元中的MOS晶体管的尺寸相同的尺寸。
4.根据权利要求1的光电转换装置，` 其中，所述电容调整单元是电容器元件。
5.根据权利要求1的光电转换装置， 其中，所述电容调整单元的电容值等于与所述开关相关联的电容值。
6.根据权利要求1的光电转换装置， 其中，第一电容和第二电容具有相等的电容值。
7.根据权利要求1的光电转换装置， 其中，信号处理单元还包含被配置为放大基于像素的信号的放大器。
8.根据权利要求7的光电转换装置， 其中，所述放大器具有可变放大因子。
9.根据权利要求1的光电转换装置， 其中，信号处理单元还包含被配置为从基于像素的信号减少噪声的噪声减少单元。
10.根据权利要求1的光电转换装置， 其中，信号处理单元还包含: 保持基于像素的信号的第三电容；和 被配置为向第一电容或第二电容传输由第三电容保持的信号的缓冲器单元。
11.根据权利要求10的光电转换装置， 其中，第三电容的电容值比第一电容的电容值低。
12.根据权利要求10的光电转换装置， 其中，多个列中的每一个包含多个像素，并且， 至少部分地并行实施将基于像素中的一个像素的信号从第一电容传输到信号线的操作和在第三电容中保持基于像素中的另一个像素的信号的操作。
13.根据权利要求1的光电转换装置，其中，所述光电转换装置以第一操作模式和以第二操作模式操作，在所述第一操作模式中，通过所述连接单元使基于不同列上的像素的信号彼此相加，在所述第二操作模式中，不通过所述连接单元使基于不同列上的像素的信号彼此相加。
14.根据权利要求13的光电转换装置， 其中，信号处理单元还在第一操作模式中使基于对应列上的多个像素的像素信号彼此相加。
15.—种图像拾取系统,包括: 根据权利要求1的光电转换装置； 被配置为在多个像素上形成图像的光学系统；和 被配置为通过处理从所述光电转换装置输出的信号而产生图像数据的图像信号处理单元。
16.一种光电转换装置，包括: 以矩阵形式布置的多个像素； 多个信号处理单元，每个信号处理单元与所述矩阵的列对应；以及 信号线， 所述多个信号处理单元中的每一个包含: 保持基于对应的列的像素的信号的第一电容和第二电容； 电连接第一电容与所述信号线的开关； 与第二电容电连接的MOS晶体管；以及 连接单元，被配置为相互并联地电连接信号处理单元中的一个信号处理单元的第一电容与信号处理单元中的另一个信号处理单元的第二电容， 其中，所述MOS晶体管的源极端子和漏极端子被短路。
17.—种图像拾取系统,包括: 根据权利要求16的光电转换装置； 被配置为在多个像素上形成图像的光学系统；和 被配置为通过处理从所述光电转换装置输出的信号而产生图像数据的图像信号处理单元。
全文摘要
本发明涉及光电转换装置和图像拾取系统。所述光电转换装置包括保持信号的第一电容和第二电容、设置在信号线与第一电容之间的开关、与第二电容电连接的电容调整单元、以及被配置为电连接对于信号处理单元中的一个设置的第一电容与对于信号处理单元中的另一个设置的第二电容的连接单元。
文档编号H04N5/378GK103227906SQ201310043409
公开日2013年7月31日 申请日期2013年1月31日 优先权日2012年1月31日
发明者领木达也, 大下内和树 申请人:佳能株式会社