固态成像器件、驱动固态成像器件的方法和电子设备的制作方法
【专利摘要】提供了固态成像器件及其驱动方法以及电子设备。该固态成像器件包括：像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成；以及像素驱动单元，配置为在从像素读出信号的读时段中，当根据像素阵列单元中各个像素的地址信号选择行时，执行同时选择多个行的行选择操作。
【专利说明】固态成像器件、驱动固态成像器件的方法和电子设备
【技术领域】
[0001]本公开涉及固态成像器件、驱动固态成像器件的方法和电子设备。
【背景技术】
[0002]固态成像器件包括CMOS图像传感器，其能够同时且并行地读出多个行中的像素的信号(例如，参见日本待审专利申请公开N0.2011-97539)。诸如将多个行中的像素的信号相加并读出相加结果的相加和读操作以及与对于每行读出像素的信号的情况相比以更高速度读出信号以提高帧速率的高速读操作之类的操作可以通过同时且并行地读出多个行中的像素的信号来实现。
【发明内容】
[0003]在现有技术的固态成像器件中，安装具有锁存来自每行的传感器控制器的地址信号的功能的行选择电路，以同时选择多个行。在该固态成像器件中将执行在行选择电路中在多个任意行上锁存地址信号的锁存设置操作。
[0004]然而，现有技术中的固态成像器件采用在开始读取来自像素的复位电平或者读取信号电平之前执行锁存设置操作的配置。因此，特别在通过同时读出多个像素的信号的高速读取而旨在提高帧速率的情况下，锁存设置操作所花费的时段引起了高速读取的不利效果(干扰)。
[0005]作为其对策，当将多个地址分割为N个系统且并行地在所选择的行上设置地址锁存时，锁存设置操作所花费的时段可以缩短到1/N。然而，在这种情况下，要安装N个系统的地址解码器，并且存在电路规模增大的不利效果。
[0006]根据本公开，期望提供固态成像器件，其可以当同时读出多个行中的像素的信号时实现更高速的读操作而不增大电路规模，以及用于驱动该固态成像器件的方法和包括该固态成像器件的电子设备。
[0007]根据本公开的实施例的固态成像器件包括:像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成；以及像素驱动单元，被配置为在从像素读出信号的读时段中当根据像素阵列单元中各个像素的地址信号选择行时，
[0008]执行同时选择多个行的行选择操作。
[0009]根据本公开的实施例的用于驱动固态成像器件的方法包括:当根据像素阵列单元的各个像素的地址信号驱动固态成像器件时，在从像素读出信号的读时段中进行同时选择多个行的行选择操作，所述像素阵列单元由以矩阵排列的包括光电转换元件的像素构成。
[0010]由于在从像素读出信号的读时段中进行同时选择多个行的行选择操作，因此与在开始读取来自像素的复位电平或读取信号电平之前进行行选择操作的情况相比，未特别准备行选择操作所花费的时段。因此，在没有电路改变的情况下，可以仅通过改变驱动定时而以更高速度实现读操作。
[0011]根据本公开的实施例，当同时读出多个行中像素的信号时，可以以更高速度实现读操作，而不增大电路规模，并且可以实现帧速率的提高。
【专利附图】
【附图说明】
[0012]图1是图示根据本公开的实施例的固态成像器件的配置示例的系统配置图；
[0013]图2是像素的电路配置示例的电路图；
[0014]图3是用于描述根据第一示例的固态成像器件的操作的时序图；
[0015]图4是AD转换器的配置示例的框图；
[0016]图5是用于描述根据第二示例的固态成像器件的操作的时序图；以及
[0017]图6是根据本公开的实施例的、对应于电子设备的示例的成像器件的配置示例的框图。
【具体实施方式】
[0018]在下文中，将通过使用附图详细描述执行本公开的技术的模式(以下将称为实施例)。本公开不限于所述实施例。在下面的描述中，将相同的附图标记用于相同元件或具有相同功能的元件，并且将省略其重复描述。将以如下顺序给出描述。
[0019]1.关于本公开的固态成像器件、驱动固态成像器件的方法和电子设备的整体描述
[0020]2.根据实施例的固态成像器件
[0021]2-1.系统配置
[0022]2-2.像素电路
[0023]2-3.实施例的特征部分
[0024]3.其它应用示例
[0025]4.电子设备
[0026]5.本公开的配置
[0027]1.关于本公开的固态成像器件、驱动固态成像器件的方法和电子设备的整体描述
[0028]本公开的固态成像器件是X-Y地址型固态成像器件，其可以自由地设置读取像素阵列单元中的各个像素的信号的顺序，如CMOS图像传感器或MOS图像传感器。
[0029]本公开的固态成像器件包括像素阵列单元，该像素阵列单元由以矩阵排列包括光电转换元件的像素构成；以及像素驱动单元，配置为当在从像素读出信号的读时段中，根据像素阵列单元中的各个像素的地址信号选择行时，
[0030]执行同时选择多个行的行选择操作。
[0031]根据本公开的用于驱动固态成像器件的方法执行根据关于像素阵列单元中的各个像素的地址信号的行选择操作，所述像素阵列单元由以矩阵排列的包括光电转换元件的像素构成，所述方法包括在从像素读出信号的读时段中执行同时选择多个行的行选择操作。
[0032]配置为根据地址信号执行行选择的像素驱动单元对应于临时锁存地址信号的地址锁存系统的行扫描单元(垂直扫描单元)。可以通过同时选择多个行的行选择操作，同时且并行地读出多个行中的像素的信号。通过该读操作，
[0033]可以实现诸如将多个行中的像素的信号相加并读出相加结果的相加和读操作以及与对于每行读出像素的信号的情况相比以更高速度读出信号以提高帧速率的高速读操作之类的操作。
[0034]由于在从像素读出信号的读时段中进行同时选择多个行的行选择操作，因此与在开始读取来自像素的复位电平或读取信号电平之前进行行选择操作的情况相比，未特别准备行选择操作所花费的时段。因此，在没有任何电路改变的情况下，可以仅通过改变驱动定时而以更高速度实现读操作。因此，当同时读出多个行中的像素的信号时，在不增大电路规模的情况下，可以以更高速度实现读操作，并且可以实现帧速率的提高。
[0035]因此可以实现具有高帧速率的固态成像器件，通过该固态成像器件可以以更高速度实现读操作，而不增大电路规模。如此配置的固态成像器件(即，本公开的固态成像器件)可以用作诸如提供有成像功能的移动终端设备(如，移动电话设备)、数码相机、单反相机、摄像机或安全相机之类的电子设备中的成像单元(图像捕获单元)。
[0036]在本公开的固态成像器件中，配置为处理成像信号的诸如数字信号处理器(DSP)电路的信号处理电路可以布置在布置像素阵列单元的同一半导体衬底(芯片)中，或者所述信号处理电路可以布置在芯片外。
[0037]本公开的固态成像器件可以采用所谓的水平结构或分层结构。这里的水平结构指的是像素阵列单元的外围电路(即，配置为驱动像素阵列单元中的各个像素的驱动单元、配置为对于从像素读出的信号应用预定信号处理的信号处理单元等)布置在布置像素阵列单元的同一芯片上的结构。这里的分层结构是指像素阵列单元和外围电路安装在不同芯片上，并且这些芯片彼此层叠的结构。
[0038]在包括本公开的上述配置的固态成像器件、驱动固态成像器件的方法和电子设备中，像素驱动单元可以执行在配置为处理从像素读出的信号的模拟电路的稳定时段(settling period)中同时选择多个行的行选择操作。
[0039]在包括本公开的上述配置的固态成像器件、驱动固态成像器件的方法和电子设备中，像素驱动单元可以在当前读时段中执行关于在当前读时段中读取像素的信号的读取行的行选择操作以及关于在下一读时段中进行像素的复位的复位行的行选择操作两者。
[0040]在包括本公开的上述配置的固态成像器件、驱动固态成像器件的方法和电子设备中，可以进一步提供配置为顺序地数字化模拟复位电平和从像素读出的信号电平的AD转换器。在这种情况下，像素驱动单元可以在配置为处理从像素读出的信号的模拟电路的稳定时段和有关信号电平的AD转换时段中执行关于复位行的行选择操作，在该复位行，在下一读时段中进行像素的复位。
[0041]当在有关信号电平的AD转换时段中进行关于在下一读时段中进行像素的复位的复位行的行选择操作时，优选地在AD转换时段的后一部分中进行行选择操作。在有关信号电平的AD转换时段的后一部分中进行关于信号电平的白电平侧的AD转换。
[0042]在包括本公开的上述配置的固态成像器件、驱动固态成像器件的方法和电子设备中，可以进一步提供配置为控制像素驱动单元的控制单元，并且控制单元可以将地址信号提供给像素驱动单元。在这种情况下，控制单元可以在从像素读出信号的读时段中分开地多次执行对像素驱动单元设置地址信号的操作。
[0043]2.根据实施例的固态成像器件
[0044]图1是图示根据本公开的实施例的固态成像器件的配置示例的系统配置图。这里，例如，将CMOS图像传感器描述为根据本实施例的固态成像器件。要注意的是，本公开的技术不仅可以应用于CMOS图像传感器，也可以应用于可以自由地设置读出像素阵列单元中的各个像素的信号的顺序的X-Y地址型的其他固态成像器件，如MOS图像传感器。
[0045]2-1.系统配置
[0046]如图1所示，根据本实施例的固态成像器件10包括像素阵列单元11、
[0047]地址解码器12、行选择电路13、定时控制电路14、信号处理单元15和控制单元16。
[0048]像素阵列单元11由以矩阵排列的包括光电转换元件的像素20 (参见图2)构成。地址解码器12、行选择电路13和定时控制电路14构成配置为根据从控制单元16提供的地址信号RADDR相对于像素阵列单元11中的像素20执行行选择操作的像素驱动单元17。像素驱动单元17用作临时地锁存地址信号的地址锁存系统的行扫描单元(垂直扫描单元)。
[0049]在像素驱动单元17中，地址解码器12将从控制单元16提供的地址信号RADDR解码为用于选择特定行的地址解码信号ADDR。行选择电路13根据从控制单元16提供的锁存设置信号RLSET和SLSET以及锁存复位信号RLRST和SLRST以及从地址解码器12提供的地址解码信号ADDR来锁存读取行和快门行(shutter row)两者的行地址。这里，读取行指的是进行信号读取的像素行，并且快门行指的是放电在光电转换元件中累积的电荷以复位像素的像素行。
[0050]定时控制电路14根据从控制单元16提供的选择定时控制信号RSET、RRST、SRST、RTR和STR等以及从行选择电路13提供的行地址，适当地将驱动信号输出到对于像素阵列单元11的每一像素行布置的多条像素驱动线111、112和113 (参见图2)。以下将描述多条像素驱动线111、112和113和驱动信号的细节。
[0051]信号处理电路15在控制单元16的控制之下，对于经由信号线114从像素阵列单元11的各个像素20中输出的信号执行预定信号处理。预定信号处理的示例例如包括:简单地采样并保持经由信号线14输出的信号的处理、去除对于像素特有的固定图形噪声(fixed pattern noise)的相关二重采样(O)S)处理、模数(AD)转换处理等。上述每一个信号处理仅为示例，并且本实施例不限于所述处理。
[0052]在信号处理单元15中，通过在如下所述的⑶S处理中计算复位电平与从像素20顺序地读出的信号电平之间的差，进行去噪处理以去除像素特有的固定图形噪声，如复位噪声或放大晶体管24 (参见图2)的阈值变化。
[0053]配置为执行AD转换处理的AD转换器例如可以是具有产生在时间轴方向上具有与像素信号电平的大小对应的大小(脉宽)的脉冲信号并在与脉冲信号的脉宽对应的时段期间通过计数器计数预定时钟的配置的AD转换器。在具有上述配置的AD转换器中，计数器的计数值是像素信号的数字值。
[0054]控制单元16将地址信号RADDR提供给地址解码器12，将锁存设置信号RLSET和SLSET以及锁存复位信号RLRST和SLRST提供给行选择电路13，并将选择定时控制信号RSET, RRST, SRST, RTR和STR提供给定时控制电路14。控制单元16进一步控制信号处理单兀15,以便在信号处理单兀15中执行上述每一个信号处理。
[0055]2-2.像素电路
[0056]图2是图示像素20的电路配置示例的电路图。如图2所示，根据电路示例的像素20例如包括光电二极管21作为光电转换元件。除了光电二极管21之外,像素20还包括四个晶体管，该四个晶体管例如包括传输晶体管(传输门)22、复位晶体管23、放大晶体管24和选择晶体管25。
[0057]这里，例如，N沟道晶体管用于四个晶体管22到25。这里表示的传导型传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的组合仅为示例，并且实施例不限于这些组合。即，可以适当地采用使用P沟道晶体管的组合。
[0058]关于像素20，由同一像素行中的多个像素共享三条驱动线(例如，包括选择线111、复位线112和传输线113)作为像素驱动线。对于每一像素行，将选择线111、复位线112和传输线113中每一条的一端连接到作为行扫描单元的像素驱动单元17中与该像素行对应的输出端。经由各条线发送与用于驱动像素20的驱动信号对应的选择信号SEL、复位信号RST和传输信号TRG。
[0059]光电二极管21的阳极连接到负侧电源(例如，地)。光电二极管21将接收到的光(入射光)光电地转换为具有与光量对应的电荷量的光电荷(这里，光电子)，并累积光电荷。光电二极管21的阴极经由传输晶体管22电连接到放大晶体管24的栅极电极。将电连接到放大晶体管24的栅极电极的节点26称为浮动扩散(FD)部分。
[0060]传输晶体管22连接在光电二极管21的阴极与FD部分26之间。经由传输线113向传输晶体管22的栅极电极提供传输信号TRG (其中，高电平(例如，Vdd电平)是有效的(在下文中，将描述为高有效))。响应于传输信号TRG，将传输晶体管22设置在导通状态，并将由光电二极管21光电地转换的光电荷传输到FD部分26。
[0061]复位晶体管23的漏极电极连接到像素电源VDD，并且复位晶体管23的源极电极连接到FD部分26。经由复位线112向复位晶体管23的栅极电极提供处于高有效的复位信号RST0响应于复位信号RST，将复位晶体管23设置在导通状态，并且将FD部分26的电荷放电到像素电源VDD，从而复位FD部分26。
[0062]放大晶体管24的栅极电极连接到FD部分26，并且放大晶体管24的漏极电极连接到像素电源VDD。放大晶体管24在通过复位晶体管23复位之后输出FD部分26处的电位，作为复位信号(复位电平)放大晶体管24在通过传输晶体管22的信号电荷的传输之后进一步输出FD部分26处的电位,作为光累积信号(信号电平)Vsig0
[0063]选择晶体管25的漏极电极例如连接到放大晶体管24的源极电极，并且选择晶体管25的源极电极连接到信号线114。经由选择线111向选择晶体管25的栅极电极提供处于高有效的选择信号SEL。响应于选择信号SEL，将选择晶体管25设置在导通状态，并且将在将像素20设置在所选状态时从放大晶体管24输出的信号读出到信号线114。
[0064]如可以从以上描述显而易见的那样，顺序地从像素20向信号线114读出复位之后在FD部分26处的电位作为复位电平VMset，然后读出信号电荷的传输之后在FD部分26处的电位作为信号电平Vsig。要注意的是,信号电平Vsig也包括复位电平Vraset的分量。
[0065]采用这里的电路配置，其中选择晶体管25连接在放大晶体管24的源极电极与信号线114之间，但是选择晶体管25可以连接在像素电源Vdd与放大晶体管24的漏极电极之间。
[0066]像素20的配置不限于上述包括四个晶体管的配置。例如，像素20可以具有其中一个晶体管用于放大晶体管24和选择晶体管25两者的包括三个晶体管的配置，其中在多个光电转换元件之中(在多个像素之中)共享FD部分26后续的晶体管的配置等，并且可以适当地使用关于像素电路的任何配置。
[0067]2-3.实施例的特征部分
[0068]在安装了上述地址锁存系统的像素驱动单元17的固态成像器件10中，当根据从控制单元16提供的地址信号RADDR选择行时，在从像素阵列单元11中的各个像素20读出信号的读时段中进行同时选择多个行的行选择操作。这里，从像素20读出的信号指的是复
位电平Vreset和信号电平Vsig。
[0069]同时选择多个行的行选择操作例如可以用在诸如将多个行中的像素的信号相加并读出相加结果的相加和读操作以及与对于每行读出像素的信号的情况相比以更高速度读出信号以提高帧速率的高速读操作之类的操作模式中。操作模式不限于以上那些。
[0070]在这些操作模式中，例如，也可以组合地使用诸如间歇地读出像素的信号同时任意地跳过像素行和像素列的稀疏读操作之类的操作模式。在稀疏读操作中，如果在仍存在信号的像素中累积的电荷未适当地放电，则可能出现所谓的模糊(b 10ming )现象，其中电荷溢出以混合到相邻像素中。作为对于模糊现象的对策，在某些情况下，可以组合地执行适当地放电未读出信号的像素中累积的电荷的快门操作，即所谓的防模糊快门操作。
[0071]在像素驱动单元17上，在控制单元16的控制下，设置用于在从像素读出信号的读时段中进行同时选择多个行的行选择操作的驱动定时。换言之，控制单元16控制像素驱动单元17，以便在从像素读出信号的读时段中分开地多次进行同时选择多个行的行选择操作。
[0072]如上所述，由于在从像素读出信号的读时段中进行同时选择多个行的行选择操作，因此与在开始读取来自像素的复位电平或读取信号电平Vsig之前进行行选择操作的情况相比，未特别准备行选择操作所花费的时段。因此，在电路没有改变的情况下，仅通过改变控制单元16的驱动定时就可以以更高速度实现读操作。因此，当同时读出多个行中的像素的信号时，可以以更高速度实现读操作，而不增大电路规模，并且可以实现帧速率的提闻。
[0073]在下文中，将描述根据本实施例的固态成像器件的特定示例，其中在从像素阵列单元11中的各个像素读出信号的读时段中执行同时选择多个行的行选择操作。
[0074]第一示例
[0075]图3是根据第一示例的固态成像器件的操作时序图。示例一种情况，其中在同时选择多个行的行选择操作中同时选择两行(两条线)。
[0076]在图3中，水平同步信号XHS与下一水平同步信号XHS之间的时段对应于从像素20读出信号(即，复位电平Vieset和信号电平Vsig)的读时段。行地址ADR对应于进行信号读取的读取行的地址以及光电转换元件中累积的电荷放电以复位像素的快门行的地址。
[0077]将读取行的锁存设置信号RLSET和读取行的锁存复位信号RLRST从控制单元16提供到行选择电路13。当提供锁存复位信号RLRST时，行选择电路13复位读取行的锁存内容。当提供锁存设置信号RLSET时，行选择电路13根据从地址解码器12提供的地址解码信号ADDR锁存读取行的行地址ADR。
[0078]将快门行的锁存设置信号SLSET和快门行的锁存复位信号SLRST从控制单元16提供到行选择电路13。当提供锁存复位信号SLRST时，行选择电路13复位快门行的锁存内容。当提供锁存设置信号SLSET时，行选择电路13根据从地址解码器12提供的地址解码信号ADDR锁存快门行的行地址ADR。
[0079]将读取行的复位信号RRST和快门行的复位信号SRST从控制单元16提供到定时控制电路14。将用于驱动图2中的传输晶体管22的传输信号TRG和用于驱动图2中的复位晶体管23的复位信号RST与用于驱动图2中的选择晶体管25的选择信号SEL —起从定时控制电路14提供到像素阵列单元11。
[0080]在信号处理单兀15包括上述AD转换器的情况下使用基准信号。AD转换器产生在时间轴方向上具有与像素信号电平的大小对应的大小(脉宽)的脉冲信号，并在与脉冲信号的脉宽对应的时段期间由计数器计数预定时钟，以将计数值设置为数字值(如上所述)。
[0081]这里，将通过使用图4来具体描述AD转换器的配置示例。例如，对于像素阵列单元11中的每一列像素提供AD转换器30。即，在像素阵列单元11的水平方向(像素列的排列方向)上的像素数是m的情况下，AD转换器30是所谓的列AD转换器，其由所排列的m个AD转换器SO1到30m组成。
[0082]在该列AD转换器中，使用具有所谓的斜坡波形(倾斜波形)的基准信号VMf，其中电压值随着时间的经过而步进地改变。基准信号Vref是图3中的基准信号。具有斜坡波形的基准信号Vref由基准信号产生单元40产生。基准信号产生单元40可以通过例如使用数模转换(DAC)电路来构成。
[0083]AD转换器SO1到30m每一个均由例如比较器31、计数器32、存储器33等构成。在根据本示例的AD转换器30中，上/下计数器(在图4中表示为U/DCNT)用于计数器32。
[0084]比较器31将经由信号线114 (IH1到114m)从像素阵列单元11中的各个像素20读出的像素信号(信号电平Vsig和复位电平Nreset)设置为比较输入，并将从基准信号产生单元40提供的斜坡波形的基准信号VMf设置为基准输入，以将那些信号彼此比较。
[0085]例如，当基准信号VMf大于像素信号时，比较器31的输出处于第一状态(例如，高电平)，而当基准信号Vref小于或等于像素信号时，比较器31的输出处于第二状态(例如，低电平)。比较器31的该输出信号是具有与像素信号的电平大小对应的脉宽的脉冲信号。
[0086]在与向比较器31提供基准信号Vref的开始定时相同的定时，向上/下计数器32提供时钟CK。上/下计数器32与时钟CK同步地执行下计数或上计数，以测量比较器31的输出脉冲的脉宽的时段，即从比较操作开始直到比较操作结束为止的比较时段。
[0087]上/下计数器32的该计数结果(计数值)是通过模拟像素信号的数字化而获得的数字值，并且将其存储在存储器33中。在通过列扫描单元50的控制下，将在各个AD转换器SO1到30m中通过AD转换处理的数字信号顺序地读出到输出线60，并经由输出线60作为成像数据输出。
[0088]在根据本示例的AD转换器30 (30!到30m)中，通过使用计数器32的上/下计数器来获得如下优点。即，关于顺序地从像素20读出的复位电平Vreset和信号电平Vsig，对于复位电平'eset进行下计数，而对于信号电平Vsig进行上计数，以便可以获得复位电平与信号电平Vsig之间的差。结果，除了 AD转换处理之外，还可以进行上述⑶S处理。
[0089]将进一步给出图3中的时序图的描述。 在根据第一示例的固态成像器件中，当在读时段N中进行同时选择两行的行选择操作(锁存操作)时，在配置为处理来自像素20的信号的模拟电路的稳定时段中进行行选择操作。具体来说，如图3所示，在复位电平Vresrt的稳定时段中，与两行的锁存设置信号RLSET同步地锁存两个读取行的行地址，并且与两行的锁存设置信号SLSET同步地锁存两个快门行的行地址。
[0090]例如，除了快门操作之外，在某些情况下，可以如上所述进行防模糊快门操作，关于两个快门行进行与两个读取行对应的该防模糊快门操作。该防模糊快门操作在复位电平Vreset的稳定时段中进行。鉴于以上情形，关于进行防模糊快门操作的快门行的行地址，在前一读时段中进行行选择操作。具体来说，在将读时段N设置为当前读时段，并且将读时段N+1设置为下一读时段的情况下，在当前读时段N中的信号电平Vsig的稳定时段中进行下一读时段N+1中关于复位行的行选择操作。
[0091]如果在单个读时段中通过防模糊快门等同时访问的像素数很高，S卩，如果进行防模糊快门操作的快门行的数量很高，则在信号电平Vsig的稳定时段中可能未完成行选择操作(锁存操作)。在这种情况下，除了信号电平Vsig的稳定时段之外，如在图3中由虚线所示，在信号电平Vsig的读时段(在本示例中，AD转换时段)中进行行选择操作。
[0092]如上所述，根据第一示例，在读时段N中进行在读时段N中用于信号电平Vsig的读取的关于读取行的行选择操作和在读时段N+1中用于像素的复位的关于快门行的行选择操作。因此，行选择操作和信号读操作(在本示例中，AD转换操作)可以并行地进行。由于未特别地(单独地)准备行选择操作的时段，因此可以实现高速读取。
[0093]特别地，由于读时段N中复位电平的稳定时段和信号电平Vsig的稳定时段是不进行信号采样的时段，因此那些稳定时段不会导致图像质量中的恶化的影响。因此，通过在复位电平'eset的稳定时段和信号电平Vsig的稳定时段中进行行选择操作(锁存操作)，可以实现高速读取，而没有图像质量的恶化。
[0094]如上所述，例如，当同时选择的行数增加或者进行防模糊快门操作的快门行数增加时，在信号电平Vsig的稳定时段中可能未完成行选择操作。在这种情况下，如果在复位电平'eset的读时段中或者信号电平Vsig的读时段中进行锁存操作(行选择操作)，则由于锁存操作引起的电源电压的电平波动或锁存控制信号的波动经由寄生电容导致在像素驱动线
111、112和113 (参见图1和图2)处的电位波动。
[0095]由于像素驱动线111、112和113的电位波动导致像素信号的电平波动，因此每一个所选行的波动引起固定图形噪声，并且出现图像质量恶化的问题。做出根据下面描述的第二示例的固态成像器件解决上述问题。
[0096]第二示例
[0097]图5是根据第二示例的固态成像器件的操作时序图。与第一示例类似地，将在同时选择两行的情况下例示同时选择多行的行选择操作。
[0098]在根据第二示例的固态成像器件中，除了复位电平的稳定时段和信号电平Vsig的稳定时段之外，还在信号电平Vsig的读时段中(即，在AD转换时段的后一部分中)进行同时选择两行的行选择操作。
[0099]具体来说，如图5所示，与用于两行的锁存设置信号RLSET同步地在复位电平V,eset的稳定时段中锁存两个读取行的行地址，并且与用于两行的锁存设置信号SLSET同步地锁存两个快门行的行地址。
[0100]进一步，例如，关于在下一读时段N+1中进行防模糊快门操作的快门行的行地址，在当前读时段N中在信号电平Vsig的稳定时段中进行部分操作，并且在AD转换时段的后一部分中进行稳定时段中未完成的剩余部分操作。[0101]在根据第二示例的固态成像器件中，除了复位电平的稳定时段和信号电平Vsig的稳定时段之外，还在与未出现图像质量恶化的效果的时段对应的AD转换时段的后一部分中进行同时选择多个行的行选择操作。
[0102]在具有由图5中的实线图示的倾斜波形的基准信号中，倾斜波形的上侧是黑电平侦牝而其下侧是白电平侧。因此，在与信号电平Vsig的读时段对应的AD转换时段中，在时段的前一部分中在黑电平侧上进行AD转换，并且在其后一部分中在白电平侧上进行AD转换。
[0103]以下给出关于AD转换时段的后一部分为什么是未出现图像质量恶化的效果的时段的原因的描述。如在第一示例中所述，复位电平Vresrt的稳定时段和信号电平Vsig的稳定时段是未出现图像质量恶化的效果的时段，因为在该时段中未进行信号采样。
[0104]在信号电平Vsig的读时段中读取的后一部分中产生读像素本身物理地带有的噪声分量(所谓的光散粒噪声)。光散粒噪声通常由光电转换元件中累积的光信号(电子数)的根表示。因此，随着光信号(电子数)增大，光散粒噪声也放大。由于当光信号(电子数)增大时将信号电平Vsig转变到低于复位电平'eset的电位，因此在信号电平Vsig的读时段的后一部分中还进行伴随与基准信号的比较的AD转换，并且由光散粒噪声对于图像质量的影响更显著。
[0105]由于锁存操作引起的上述固定图形噪声通过改变像素选择线111、112和113处的电位来产生，因此噪声具有线性性。相比于此，由于光散粒噪声针对像素阵列单元11中每个像素20可变，因此在整个图像上噪声是随机的。尽管这是响应内容，但是认为只要具有线性性的噪声是随机噪声的1/10，该噪声就不被人眼察觉。
[0106]因此，通过在信号电平Vsig的读时段的后一部分中进行锁存操作，由于锁存操作引起的固定图像噪声对于图像质量几乎没有影响。即，与前一时段相比，与信号电平Vsig的读时段的后一部分对应的时段可以是未出现图像质量恶化的效果的时段。
[0107]3.其他应用示例
[0108]根据上述实施例，已经例示了这样的情况，其中本公开的技术应用于由以矩阵排列的包括光电转换元件的像素构成的CMOS图像传感器，但是本公开的技术不限于对CMOS图像传感器的应用。即，本公开的技术可以应用于其中包括光电转换元件的像素以矩阵二维排列的任何X-Y地址类型的固态成像器件。
[0109]本公开的技术不仅可以应用于检测要作为图像捕获的可见光的入射光量的分布的固态成像器件，而且可以应用于检测要作为图像捕获的红外辐射、X射线、粒子等的入射量的分布的任何固态成像器件。
[0110]固态成像器件可以作为一个芯片形成，或者作为具有成像功能的模块(其中，成像单元和信号处理单元或光学系统集中封装)形成。
[0111]4.电子设备
[0112]应用了本公开的技术的固态成像器件可以用作任何电子设备(比如，如数码相机、摄像机等的成像设备，诸如提供有成像功能的移动电话设备的移动终端设备或使用固态成像器件用于图像读取单元的复印机)中的成像单元(图像捕获单元)。在某些情况下，安装到电子设备的上述模块，即相机模块可以用作成像器件。
[0113]成像器件
[0114]图6是图示作为本公开的电子设备的一个示例的成像设备的配置示例的框图。[0115]如图6所示，本公开的成像设备100包括光学系统，其包含透镜组101等、成像元件102、用作相机信号处理单元的DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107、电源系统108等。DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108经由总线109相互连接。
[0116]透镜组101从要在成像元件102的成像表面上成像的被摄体接收入射光(图像光)。成像元件102对于每个像素的将由透镜组101在成像表面上成像的入射光的量转换为电信号以作为像素信号输出。
[0117]显示设备105由平板型显示设备(如，液晶显示设备或有机电致发光(EL)显示设备)构成，并显示由成像元件102捕获的运动图像或静止图像。记录设备106将由成像元件102捕获的运动图像或静止图像记录在记录介质(如，存储卡、视频带或数字多功能盘(DVD))中。
[0118]操作系统107在用户的操作下发出关于成像设备100的各种功能的操作命令。电源系统108适当地向提供目标提供各种电源，该电源用作DSP电路103、帧存储器104、显示设备105、记录设备106和操作系统107的操作电源。
[0119]将成像设备100应用于摄像机、数码相机和移动设备(如移动电话设备)的相机模块。当同时读出多个行中的像素信号时可以以更高速度实现读操作而不增大电路规模的、根据上述实施例的固态成像器件可以用作成像设备100中的成像元件102。因此，可以极大地有助于成像设备100的高帧速率。
[0120]5.本公开的配置
[0121]本公开可以采用如下配置。
[0122][I]固态成像器件，包括:
[0123]像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成；以及
[0124]像素驱动单元，配置为在从像素读出信号的读时段中，当根据像素阵列单元中各个像素的地址信号选择行时，执行同时选择多个行的行选择操作。
[0125][2]根据[I]的固态成像器件，其中所述像素驱动单元在配置为处理从像素读出的信号的模拟电路的稳定时段中，执行同时选择多个行的行选择操作。
[0126][3]根据[I]或[2]的固态成像器件，其中所述像素驱动单元在当前读时段中执行关于读取行的行选择操作以及关于复位行的行选择操作，其中在当前读时段中在读取行中进行像素的信号读取，并且在下一读时段中在复位行中进行像素的复位。
[0127][4]根据[3]的固态成像器件，进一步包括:AD转换器，配置为顺序地数字化从像素读出的模拟复位电平和信号电平，其中所述像素驱动单元在配置为处理从像素读出的信号的模拟电路的稳定时段和信号电平的AD转换时段中，关于在下一读时段中进行像素的复位的复位行执行行选择操作。
[0128][5]根据[4]的固态成像器件，其中所述像素驱动单元在信号电平的AD转换时段的后一部分中，关于在下一读时段中进行像素的复位的复位行执行行选择操作。
[0129][6]根据[5]的固态成像器件，其中所述AD转换器在信号电平的AD转换时段的后一部分中，关于信号电平的白电平侧执行AD转换。
[0130][7]根据[I]到[6]的任意一个的固态成像器件，进一步包括:控制单元，被配置为控制所述像素驱动单元，其中所述控制单元在从像素读出信号的读时段中，分开地多次执行对所述像素驱动单元设置地址信号的操作。
[0131][8] 一种用于驱动固态成像器件的方法，当根据由以矩阵排列的包括光电转换元件的像素构成的像素阵列单元的各个像素上的地址信号进行固态成像器件的驱动时，在从像素读出信号的读时段中进行同时选择多个行的行选择操作。
[0132][9] 一种电子设备，包括固态成像器件，所述固态成像器件包括像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成，以及像素驱动单元，配置为在从像素读出信号的读时段中，当根据像素阵列单元中各个像素的地址信号选择行时，执行同时选择多个行的行选择操作。
[0133]本公开包含与于2012年6月12日向日本专利局提交的日本优先权专利申请JP2012-132682中公开的主题有关的主题，将其全部内容通过引用的方式合并在此。
[0134]本领域的技术人员应该理解，根据设计要求和其他因素，可能出现各种修改、组合、部分组合和变更，只要它们落在所附权利要求或其等价物的范围内即可。
【权利要求】
1.一种固态成像器件，包括: 像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成；以及 像素驱动单元，配置为在从像素读出信号的读时段中，当根据所述像素阵列单元中各个像素的地址信号选择行时，执行同时选择多个行的行选择操作。
2.根据权利要求1所述的固态成像器件， 其中，所述像素驱动单元在配置为处理从像素读出的信号的模拟电路的稳定时段中，执行同时选择多个行的行选择操作。
3.根据权利要求1所述的固态成像器件， 其中，所述像素驱动单元在当前读时段中执行关于读取行的行选择操作以及关于复位行的行选择操作，其中在当前读时段中在所述读取行中进行像素的信号读取，并且在下一读时段中在所述复位行中进行像素的复位。
4.根据权利要求3所述的固态成像器件，进一步包括: AD转换器，配置为顺序地数字化从像素读出的模拟复位电平和信号电平， 其中，所述像素驱动单元在配置为处理从像素读出的信号的模拟电路的稳定时段和信号电平的AD转换时段中，关于在下一读时段中进行像素的复位的复位行执行行选择操作。
5.根据权利要求4所述的固态成像器件， 其中，所述像素驱动电路在信号电平的AD转换时段的后一部分中，关于在下一读时段中进行像素的复位的复位行执行行选择操作。
6.根据权利要求5所述的固态成像器件， 其中，所述AD转换器在信号电平的AD转换时段的后一部分中，关于信号电平的白电平侧执行AD转换。
7.根据权利要求1所述的固态成像器件，进一步包括: 控制单元，配置为控制所述像素驱动单元， 其中，所述控制单元在从像素读出信号的读时段中，分开地多次执行对所述像素驱动单元设置地址信号的操作。
8.一种用于驱动固态成像器件的方法，所述方法包括: 当根据由以矩阵排列的包括光电转换元件的像素构成的像素阵列单元的各个像素上的地址信号进行固态成像器件的驱动时， 在从像素读出信号的读时段中进行同时选择多个行的行选择操作。
9.一种电子设备,包括: 固态成像器件，包括 像素阵列单元，由以矩阵排列的包括光电转换元件的像素构成，以及 像素驱动单元，配置为在从像素读出信号的读时段中，当根据所述像素阵列单元中各个像素的地址信号选择行时，执行同时选择多个行的行选择操作。
【文档编号】H04N5/357GK103491321SQ201310220580
【公开日】2014年1月1日 申请日期:2013年6月5日 优先权日:2012年6月12日
【发明者】吉村竜义, 近藤弘康 申请人:索尼公司