前置器件的制作方法
【专利摘要】本发明提供一种能够维持处理功能、同时实现小型化的前置器件。前置器件(1)具有上位器件(11)以及下位器件(21)。上位器件(11)具有S/P接口部(11a)。下位器件(21)具有并行接口部(21a)和高频处理部(21b)。S/P接口部(11a)与RFIC(31)及并行接口部(21a)相连接，且从RFIC(31)接收串行信号，将串行信号变换成并行信号，再将并行信号发送到并行接口部(21a)。并行接口部(21a)接收并行信号，并将并行信号传送到高频处理部(21b)。高频处理部(21b)连接在RFIC(31)与天线之间，并根据并行信号对高频信号进行规定的处理。
【专利说明】前置器件
【技术领域】
[0001]本发明涉及一种前置器件，该前置器件连接在收发装置与天线之间，且对高频信号进行规定的处理。
【背景技术】
[0002]近些年，广泛地普及一种与多种通信方式以及频带相对应的便携式电话终端等的移动通信终端。在上述移动通信终端所采用的前置器件中，安装有开关1C、功率放大器IC等多种半导体元器件。而且，为了与多种通信方式以及频带相对应，倾向于增加安装于前置器件中的半导体元器件的数量。作为前置器件，例如如专利文献I所示。专利文献I所记载的前置器件为了与多种通信方式及频带相对应而具备多个开关1C、以及功率放大器。
[0003]以往，对于便携电话终端等移动通信终端所使用的半导体元器件，利用以GPIO (General Purpose Input/Output:通用输入/输出)为代表的并行传送方式来进行控制。然而，为了满足降低布线数量、低功耗化等要求，对于移动通信终端所使用的半导体元器件，倾向于利用以MIPI (Mobile Industry Processor Interface:移动产业处理器接口)的串行传送方式来进行控制。作为利用串行传送方式的系统，例如如专利文献2所示。在专利文献2所记载的移动通信终端中，利用差动传送方式对半导体设备的控制信号进行串行传送。
[0004]另外，作为利用串行传送方式的现有的前置器件，例如如专利文献3所示。图3是示出现有的前置器件IP的电路图。前置器件IP具有5个高频器件IIP。各高频器件IIP具有S/P (Serial/Parallel:串行/并行)接口部IlaP和高频处理部llbP。对于5个高频器件IlP分别分配ID (识别用固定编号)。高频器件IlP例如是开关1C、功率放大器IC等半导体兀器件。
[0005]S/P接口部IlaP利用3根信号线与RFIC31的串行接口部31a相连接。高频处理部Ilb连接在RFIC与天线(未图示)之间。RFIC31对从天线进行收发的高频信号进行输入和输出，并且通过从串行接口部31a输出串行信号，由此来控制前置器件1P。
[0006]S/P接口部IlaP接收来自串行接口部31a的串行信号，并对串行信号中所包括的ID信息与自身的ID进行对照。在ID —致的情况下，S/P接口部IlaP将串行信号变换成并行信号，并基于该并行信号来控制高频处理部lib。高频处理部Ilb基于S/P接口部IlaP的控制，对从RFIC31 —侧或者天线一侧所输入的高频信号进行规定的处理。
现有技术文献 专利文献
[0007]专利文献1:日本专利特表2012-501614号公报 专利文献2:日本专利特开2009-141561号公报
【发明内容】
发明所要解决的技术问题[0008]如图3所示，与串行传送方式相对应的高频器件中需要进行串行/并行转换的S/P接口部。另一方面，S/P接口部一般需要较大的安装面积。因此，在为控制高频器件而使用了串行传送方式的前置器件中，所安装的各高频器件的尺寸会变大。其结果是，具有多个高频器件的前置器件的尺寸变大。也就是说，在为控制高频器件而使用串行传送方式的情况下，由于必须安装大型化后的多个高频器件，因此，前置器件的尺寸会变大。
[0009]本发明的目的在于提供一种能够维持处理功能、同时能够实现小型化的前置器件。
解决技术问题所采用的技术方案
[0010]本发明所涉及的前置器件具有如下结构。前置器件连接在收发装置和天线之间，且对高频信号进行规定的处理。前置器件具有第I高频器件和第2高频器件。第I高频器件具有第I接口部。第2高频器件具有第2接口部和第2高频器件用处理部。第I接口部与收发装置及第2接口部相连接，且从收发装置接收串行信号，将串行信号变换成并行信号，再将并行信号发送给第2接口部。第2接口部接收并行信号，再将所述并行信号传送到所述第2高频器件用处理部。第2高频器件用处理部连接在收发装置与天线之间，并根据并行信号对高频信号进行规定的处理。
[0011]在上述结构中，仅第I高频器件包括第I接口部，该第I接口部具有串行/并行变换功能。因此，第I高频器件的尺寸比第2高频器件的尺寸要大。换言之，仅第I高频器件的尺寸变大，能够避免第2高频器件的尺寸变大。因而，相比于对由收发装置控制的所有的高频器件安装第I接口部的情况，能够减少尺寸变大的高频器件的数量。另外，能够根据需要将多个第2高频器件设置在前置器件中。因而，能够得到维持处理功能、同时实现小型化的前置器件。
[0012]另外，本发明所涉及的前置器件优选为具有如下结构。第I高频器件具有第I高频器件用处理部。第I高频器件用处理部连接在收发装置与天线之间，且基于根据串行信号的第I接口部的控制，对高频信号进行规定的处理。
[0013]在上述结构中，第I高频器件也能够处理高频信号。因此，相比于第I高频器件仅具有第I接口部的情况，能够减少第2高频器件的数量。由此，能够得到维持处理功能、同时实现小型化的前置器件。
发明效果
[0014]根据本发明，因为能够减少进行串行/并行变换的高频器件的数量，因此，能够得到维持处理功能、且实现小型化的前置器件。
【专利附图】
【附图说明】
[0015]图1是示出第一实施方式所涉及的前置器件的电路图。
图2是示出第二实施方式所涉及的前置器件的局部的电路图。
图3是示出现有的前置器件的电路图。
【具体实施方式】
[0016]对本发明的第一实施方式所涉及的前置器件I进行说明。图1是示出前置器件I的电路图。前置器件I具有上位器件11、12，以及下位器件21、22、23。上位器件11、12相当于本发明的第I高频器件。下位器件21、22、23相当于本发明的第2高频器件。
[0017]上位器件11具有S/P接口部Ila和高频处理部lib。上位器件12具有S/P接口部12a和高频处理部12b。下位器件21具有并行接口部21a和高频处理部21b。下位器件22具有并行接口部22a和高频处理部22b。下位器件23具有并行接口部23a和高频处理部23b。S/P接口部lla、12a相当于本发明的第I接口部。并行接口部21a、22a、23a相当于本发明的第2接口部。高频处理部llb、12b、21b、22b、23b例如是开关电路、低噪声放大电路、功率放大器等。另外，对各个高频处理部所分配的功能由安装面积、高频器件的配置、成本等来决定。
[0018]S/P 接口部 I la、12a 利用 3 根信号线与 RFIC (Radio Frequency IntegratedCircuit:射频集成电路)31的串行接口部31a相连接。3根信号线分别作为数据信号用、时钟信号用、以及电源用。RFIC31相当于本发明的收发装置。S/P接口部Ila利用2根信号线与并行接口部21a相连接，且利用I根信号线与并行接口部22a相连接。S/P接口部12a利用I根信号线与并行接口部23a相连接。
[0019]另外，串行接口部与S/P接口部之间的信号线的结构若为串行传送方法，则不限于上述结构。另外，S/P接口部与并行接口部之间的信号线的数量不限于上述数量，而是依赖于利用并行接口部所控制的高频处理部的功能。
[0020]上位器件11和下位器件21、22构成为高频器件组41。上位器件12和下位器件23构成为高频器件组42。高频器件组41、42相当于本发明的“第I高频器件和第2高频器件的组合”。对高频器件组41、42分别分配ID。
[0021]高频处理部llb、12b、21b、22b、23b连接在RFIC31和天线(未图示)之间。高频处理部I lb、12b相当于本发明的第I高频器件用处理部。高频处理部21b、22b、23b相当于本发明的第2高频器件用处理部。
[0022]RFIC31对从天线进行收发的高频信号进行输入和输出，并且通过从串行接口部31a输出串行信号，由此来控制前置器件I。具体而言，RFIC31输出控制信号，以使上位器件11、12及下位器件21、22、23的高频处理部进行所希望的信号处理。
[0023]另外，在安装前置器件I的情况下，例如将上位器件或者下位器件构成在I个IC封装体内，且将各IC封装体配置在基板上。另外，也可以将高频器件组构成在I个IC封装体内。另外，也可以将前置器件I构成在I个IC封装体内。而且，在RFIC31和前置器件I之间、以及前置器件I和天线之间，可以配置匹配电路、滤波器等其它电路元件。
[0024]S/P接口部Ila接收来自串行接口部31a的串行信号SI。S/P接口部Ila对串行信号SI中所包含的ID信息和分配给自身的高频器件组的ID进行对照。在ID—致的情况下，S/P接口部Ila将串行信号SI变换成并行信号P1，并将并行信号Pl发送给并行接口部21a、22a。另外，S/P接口部Ila将并行信号Pl传送到高频处理部lib。在ID不一致的情况下，S/P接口部Ila不处理信号，再次处于待机状态。S/P接口部12a对并行接口部23a以及高频处理部12b进行同样的处理。
[0025]并行接口部21a从S/P接口部I Ia接收到并行信号Pl，再将并行信号Pl传送到高频处理部21b。并行接口部22a对高频处理部22b进行的处理与并行接口部23a对高频处理部23b进行的处理是相同的。
[0026]高频处理部IIb根据并行信号Pl，对从RFIC31或天线输入输出的高频信号进行规定的处理。对于高频处理部12b、21b、22b、23b也是同样的。
[0027]一般而言，S/P接口部需要较大的安装面积。因此，具有S/P接口部的高频器件的尺寸会变大。根据第一实施方式，接收串行信号的上位器件11、12具有S/P接口部。然而，接收并行信号的下位器件21、22、23未必需要S/P接口部。因此，仅上位器件11、12的尺寸变大，能够避免下位器件的尺寸变大。因而，相比于对由RFIC控制的所有的高频器件安装S/P接口部的情况，能够减少尺寸变大的高频器件的数量。另外，能够根据需要将多个第2高频器件设置在前置器件中。
[0028]因而，能够得到维持处理功能、同时实现小型化的前置器件I。
[0029]另外，相比于前置器件IP的高频器件11P，在上位器件11中增加了 3个外部连接端子，在下位器件21中减少了 I个外部连接端子，在下位器件22中减少了 2个外部连接端子。在上位器件12中增加了 I个外部连接端子，在下位器件23中减少了 2个外部连接端子。因而，相比于现有的前置器件1P，在前置器件I中能够使外部连接端子的数量减少I个。
[0030]另外，因为对高频器件组41、42赋予ID，因此，相比于现有的前置器件1P，RFIC31能够利用较少的ID来控制前置器件I。
[0031]另外，相比于现有的前置器件1P，能够减少RFIC31和前置器件I之间的布线数量。
[0032]另外，因为RFIC31的输出负载阻抗变小，因此，能够减小RFIC31的输出缓冲器尺寸。因此，能够降低RFIC31的功耗，并且能够减小RFIC31的安装面积。
[0033]另外，在第一实施方式中，作为本发明的收发装置的一个示例举出了 RFIC，但是，也可以是BBIC(Baseband Integrated Circuit:基带集成电路)等半导体兀件。
[0034]接着，对本发明的第二实施方式所涉及的前置器件IA进行说明。图2是示出前置器件IA的局部的电路图。前置器件IA具备上位器件IlA和下位器件21A、22A、23A。另外，还具备未图示的其它上位器件和下位器件。
[0035]上位器件IlA具有S/P接口部Ila和开关电路llbA。开关电路IlbA相当于本发明的第I高频器件用处理部。下位器件21A具有并行接口部21a和开关电路21bA。下位器件22k具有并行接口部22a和功率放大器22bA。下位器件23A具有并行接口部23a和功率放大器23bA。功率放大器22bA、23bA相当于本发明的放大电路和第2高频器件用处理部。开关电路IlbA具有开关共用端子和第I至第5切换端子。开关电路21bA具有开关共用端子和第I至第3切换端子。
[0036]S/P接口部Ila利用3根信号线与RFIC31的串行接口部31a相连接。S/P接口部IIa利用3根信号线与并行接口部21a相连接，利用I根信号线与并行接口部22a相连接，利用2根信号线与并行接口部23a相连接。
[0037]开关电路IlbA的开关共用端子与天线32相连接。开关电路IlbA的第I切换端子与双工器DUl相连接。开关电路IlbA的第2切换端子与双工器DU2相连接。开关电路IlbA的第3切换端子通过发送用滤波器FRl与开关电路21bA的第I切换端子相连接。开关电路IlbA的第4切换端子通过发送用滤波器FR2与开关电路21bA的第2切换端子相连接。开关电路IlbA的第5切换端子通过发送用滤波器FR3与开关电路21bA的第3切换端子相连接。
[0038]双工器DUl的发送侧滤波器通过功率放大器22bA与RFIC31相连接。双工器DU2的发送侧滤波器通过功率放大器23bA与RFIC31相连接。双工器DU1、DU2的接收侧滤波器与RFIC31相连接。开关电路21bA的开关共用端子与RFIC31相连接。
[0039]例如在对通过双工器DUl的高频信号路径进行选择时，前置器件IA进行如下动作。
[0040]RFIC31的串行接口部31a将用于控制开关电路IlbA的串行信号S2发送到上位器件IlA的S/P接口部11a。S/P接口部Ila接收串行信号S2，并对串行信号S2中所包含的ID信息和分配给自身的高频器件组的ID进行对照。S/P接口部Ila在确认了 ID—致之后，将串行信号S2变换成并行信号P2。然后，S/P接口部IIa将并行信号P2传送到开关电路llbA。开关电路IlbA根据并行信号P2，将开关共用端子连接到第I切换端子。由此，对通过双工器DUl的高频信号路径进行选择。
[0041]串行接口部31a将用于控制功率放大器22bA的串行信号S3发送到接口部11a。S/P接口部Ila接收串行信号S3，并对串行信号S3中所包含的ID信息和分配给自身的高频器件组的ID进行对照。S/P接口部Ila在确认了 ID —致之后，将串行信号S3变换成并行信号P3，并将并行信号P3发送给并行接口部22a。并行接口部22a接收并行信号P3，并将并行信号P3传送到功率放大器22bA。功率放大器22bA根据并行信号P3对从RFIC31所输出的高频信号进行放大。
[0042]从RFIC31所输出的高频信号被功率放大器22bA放大成规定的振幅，并通过双工器DUl的发送侧滤波器和开关电路llbA，再从天线32发送出去。
[0043]另外，在对通过发送用滤波器FRl的高频信号路径进行选择时，前置器件IA进行如下动作。
[0044]RFIC31的串行接口部31a将用于控制开关电路llbA、21bA的串行信号S4发送到上位器件IlA的S/P接口部11a。S/P接口部Ila接收串行信号S4，并对串行信号S4中所包含的ID信息和分配给自身的高频器件组的ID进行对照。S/P接口部Ila在确认了 ID —致之后，将串行信号S4变换成并行信号P4，并将并行信号P4发送给并行接口部21a。另外，S/P接口部Ila将并行信号P4传送到开关电路llbA。开关电路IlbA根据并行信号P4，将开关电路IlbA的开关共用端子连接到第3切换端子。并行接口部21a接收并行信号P4，并将并行信号P4传送到开关电路21bA。开关电路21bA根据并行信号P4，将开关电路21bA的开关共用端子连接到第I切换端子。由此，对通过发送用滤波器FRl的高频信号路径进行选择。
[0045]从RFIC31所输出的高频信号通过开关电路21bA、发送用滤波器FR1、以及开关电路llbA，再从天线32发送出去。
[0046]根据第二实施方式，与第一实施方式同样地，能够得到维持处理功能、并且能够实现小型化的前置器件1A。
标号说明
[0047]DU1，DU2:双工器
FRl，FR2，FR3:发送用滤波器 LlA, IP:前置器件 11，12，IlA:上位器件 11a, 12a, IlaP:S/P 接口部lib, 12b, 21b, 22b, 23b:高频处理部I IbA, 21bA:开关电路IIP:高频器件
21，22，23，21A，22A，23A:下位器件21a，22a，23a:并行接口部22bA，23bA:功率放大器
31:RFIC
31a:串行接口部
32:天线
【权利要求】
1.一种前置器件，该前置器件连接在收发装置与天线之间，且对高频信号进行规定的处理，其特征在于， 包括: 第I高频器件，该第I高频器件具有第I接口部；以及 第2高频器件，该第2高频器件具有第2接口部和第2高频器件用处理部， 所述第I接口部与所述收发装置及所述第2接口部相连接，且从所述收发装置接收串行信号，将所述串行信号变换成并行信号，再将所述并行信号发送给所述第2接口部， 所述第2接口部接收所述并行信号，再将所述并行信号传送到所述第2高频器件用处理部， 所述第2高频器件用处理部连接在所述收发装置与所述天线之间，并根据所述并行信号对所述高频信号进行规定的处理。
2.如权利要求1所述的前置器件，其特征在于， 所述第I高频器件具有第I高频器件用处理部， 所述第I高频器件用处理部连接在所述收发装置与所述天线之间，且基于根据所述串行信号的所述第I接口部的控制，对所述高频信号进行规定的处理。
3.如权利要求1或2所述的前置器件，其特征在于， 具有多个所述第2高频器件。
4.如权利要求1至3任一项所述的前置器件，其特征在于， 具有多组所述第I高频器件和第2高频器件的组合。
5.如权利要求1至4任一项所述的前置器件，其特征在于， 所述第I高频器件用处理部或第2高频器件用处理部是开关电路，该开关电路对用于连接所述收发装置和所述天线的高频信号路径进行切换。
6.如权利要求1至5任一项所述的前置器件，其特征在于， 所述第I高频器件用处理部或第2高频器件用处理部是放大电路，该放大电路根据所述并行信号对从所述天线发送或接收到的所述高频信号进行放大。
7.如权利要求1至6任一项所述的前置器件，其特征在于， 所述第I高频器件和所述第2高频器件的组合由I个IC封装体来构成。
【文档编号】H04B1/00GK103812520SQ201310431995
【公开日】2014年5月21日 申请日期:2013年9月22日 优先权日:2012年11月7日
【发明者】金良守 申请人:株式会社村田制作所