一种信号干扰方法及装置制造方法
【专利摘要】本发明公开了一种信号干扰装置，包括信号源主板以及数据转换板，数据转换板，在存储发射模式下用于将存储的干扰信号数字波形通过DAC芯片转换成模拟波形，干扰信号包括宽带多载波信号、多音、单音、宽带噪声或者扫频信号，在DDS模式下，用于通过多个DDS模块生成多个干扰信号数字波形后再通过所述DAC芯片转换成模拟波形；所述信号源主板，用于控制数据转换板在存储发射模式和DDS模式之间的转换。将生成的干扰信号存储，开机可以产生相应的干扰信号，也可以根据需要进行实时运算、实时加载波形的方式来工作，干扰方式多样化，减少了人员手动操作过程，简化了干扰设备的操作和维护。
【专利说明】一种信号干扰方法及装置
【技术领域】
[0001]本发明涉及通信【技术领域】，尤其涉及一种信号干扰方法及装置。
【背景技术】
[0002]随着无线通信技术的发展，无线频率资源一方面扩展频段范围，另一方面新技术大大提高了频段利用率，在信息安全领域的无线频率干扰技术提出了更高的要求，传统的窄带多载波、扫频和白噪声干扰信号产生技术，存在干扰信号样式单一，干扰效果不理想，不可精确预留我方通信频率，频段内同时产生干扰信号少，配合设备使用时频段划分多，相应天线多，成本高，频率精确度不高等缺陷，已经很难满足无线频率干扰的要求。
【发明内容】
[0003]本发明实施例的目的是提供一种信号干扰装置，提高无线频率干扰效果。
[0004]本发明实施例的目的是通过以下技术方案实现的:
[0005]一种信号干扰装置，包括信号源主板以及数据转换板:
[0006]所述数据转换板，在存储发射模式下，用于将存储的干扰信号数字波形通过DAC芯片转换成模拟波形，所述干扰信号包括宽带多载波信号、多音、单音、宽带噪声或者扫频信号，在所述DDS模式下，用于通过多个DDS模块生成多个干扰信号数字波形后再通过所述DAC芯片转换成模拟波形；
[0007]所述信号源主板，用于控制所述数据转换板在存储发射模式和DDS模式之间的转换。
[0008]由上述本发明实施例提供的技术方案可以看出，可以将生成的干扰信号存储，开机可以产生相应的干扰信号，也可以根据需要进行实时运算、实时加载波形的方式来工作，干扰方式多样化，减少了人员手动操作过程，简化了干扰设备的操作和维护。
【专利附图】
【附图说明】
[0009]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
[0010]图1为本发明实施例提供的信号干扰装置的构成示意图。
[0011]图2为本发明实施例提供的信号干扰装置中信号源主板示意图。
[0012]图3为本发明实施例提供的信号干扰装置中数据转换板示意图。
[0013]图4为本发明实施例提供的信号干扰装置中语音处理板示意图。
[0014]图5为本发明实施例提供的信号干扰装置中数据转换板FPGA示意图。
[0015]图6为本发明实施例提供的信号干扰装置中数据转换板FPGA示意图。
[0016]图7为本发明实施例提供的信号干扰装置工作流程示意图。【具体实施方式】
[0017]下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
[0018]如图1所示，本发明实施例提供一种信号干扰装置，包括信号源主板11以及数据转换板12:
[0019]数据转换板12,实现存储发射模式和DDS (Direct Digital Synthesis,直接数字式频率合成)模式，在所述存储发射模式下，所述数据转换板将存储的干扰信号数字波形通过DAC (Digital to Analog Convert,数字模拟转换)芯片转换成模拟波形,所述干扰信号包括宽带多载波信号、多音、单音、宽带噪声或者扫频信号，在所述DDS模式下，所述数据转换板通过多个DDS模块生成多个干扰信号数字波形后再通过所述DAC芯片转换成模拟波形.
[0020]信号源主板11，用于控制所述数据转换板在存储发射模式和DDS模式之间的转换。
[0021]如图1所示，本发明实施例信号干扰装置还包括语音处理板13:用于生成多路语
音警不信号。
[0022]可选的，每块信号源主板可以插入两块数据转换板和一块语音处理板。两块数据转换板还可以根据需要合二为一，只用一块数据转换板(如I片FPGA(Field ProgrammableGate Array，现场可编程门阵列)+2片DAC)形式实现双通道数据转换，从而有效的降低成本。
[0023]数据转换板和信号源主板之间的连接采用标准的FMC (FPGA Mezzanine Card:FPGA子卡)接口标准的插座和插头。
[0024]对于存储发射模式,通过PC (Personal Computer,个人计算机)软件根据需要干扰的信号的频段和频率间隔产生数字波形数据，生成文件，通过快速以太网传输给数据转换板缓存后通过DAC芯片产生需要的频谱波形。
[0025]具体而言，根据需要干扰的无线电信号所在的频段(频率范围)和频率间隔，在同一频段和频率间隔上产生数字波形数据，数字波形数据通过DAC芯片产生频谱波形用以覆盖需要干扰的无线电信号，从而达到干扰的目的。
[0026]产生数字波形数据的过程包括:
[0027]首先，根据需要干扰的信号的频段和频率间隔确定总共需要干扰频率点的个数Num, Num=((终止频率-起始频率)/频率间隔)+1 ；
[0028]然后，根据公式一分别进行时域波形计算，计算N个频率采样点(N=Fs/Af，Fs为信号合成采样率，Af为频率分辨率)的波形数据，如果需要进行调制，则需要进行调制算法计算，之后将N个频率采样点的波形数据在时域上进行叠加，叠加之后进行归一化处理，以便让DAC芯片以最大功率输出频谱同时防止波形数据的溢出:
[0029]Dn=AnSIN (2 π Fo*n/Fs+2 π Random)，n=0…(N_l)； (公式一)
[0030]其中:Dn:第η个点的数据；[0031]An:幅度调整因子；
[0032]Fs:信号合成采样频率，单位为MHz ；
[0033]Fo:需要输出的频率，与目标信号的频率相同，单位为MHz ；
[0034]2 31 Random代表信号的起始相位在0~360度之间，Random:随机数，每个频率采样点波形计算时保持同一个随机数；[DO, DL.....Dn-1]组成一个频率信号波形数据，总共有Num个频率点，波形数据在时域上叠加，并进行防溢出处理后保存波形数据。
[0035]上述产生波形数据计算原理是:根据来奎斯特采样定理和数字波形合成原理，在确定的采样率Fs、频率分辨率△ f和频率采样点数N后，根据正弦信号的计算公式，加上随机相位后计算每个需要产生频率信号的时域波形数据，再在时域上进行叠加，并进行防溢出处理后保存波形数据，将文件通过快速以太网传输给数据转换板缓存后通过DAC芯片产生需要的频谱波形。
[0036]本发明实施例信号干扰装置，一般需要干扰的目标信号是确定的，比如移动通信的GSM、CDMA、WCDMA和CDMA2000体制信号，采用存储发射模式，存储预先计算好的干扰波形，在现场只需要开机即可发射存储的波形，达到干扰的目的。
[0037]本发明实施例信号干扰装置，工作带宽取决于信号合成采样率Fs，Fs大于2.2GHz以上，可以合成1000MHz的工作带宽的信号。可在同时产生200000个频点的波形数据进行叠加，进行归一化处理后即可生成需要输出的波形数据。
[0038]本发明实施例信号干扰装置，值得说明的是，通过PC软件生成宽带噪声后，通过陷波滤波器可以实现宽带噪声信号预留陷波频段通，如_30dB陷波深度。
[0039]还值得说明的是，宽带多载波、多音、单音通过软件调整幅度调整因子An可以实现功率增强。示例性的，在需要干扰的信号功率电平较强的情况下，需要增大干扰信号的信号电平才能达到干扰效果。在正常的计算波形时，所有的频率信号按照功率平均分配来计算，需要功率增强的频率信号其幅度因子比其他频率信号的幅度因子An加大就可以实现功率增强,例如在干扰范围内侦测到GSM(Global System for Mobile Communications,全球移动通信系统)信号有电平为_45dBm的强信号，针对该信号采用功率增强干扰，既加大对该信号的功率发射，可以达到预期干扰效果。
[0040]还值得说明的是，可以根据需要，在干扰频段内用多窗口精确预留通信频率提供保障通信信道。示例性的，比如目标频段内，我方通信频段有351-366MHz，400-410MHz，140-150MHZ等，则对于存储发射模式，产生波形数据时，设置预留上述通信频段，干扰其他频段。
[0041]对于DDS模式,根据接收机接收到的目标信号的频率,DDS模块产生需要的数字波形。
[0042]DDS模块的输出频率Fo (与目标信号的频率相同)是信号合成采样频率Fs、相位累加器比特数N和频率控制字K的函数:
[0043]Fo=Fs*K/2~N ； (公式二)
[0044]输出频率Fo的频率分辨率，即频率的变化间隔为:
[0045]Af=Fs/2"N ；
[0046]具体的DDS模块:在参考时钟的驱动下，相位累加器对频率控制字进行线性累加，得到的相位码对波形存储器寻址， 使之输出相应的幅度码。[0047]多个DDS模块的DDS的数据在时域上叠加。经过数模转换器得到相应的阶梯波，最后再通过低通滤波器对其进行平滑得到所需要的平滑连续的波形。
[0048]接收机以及DDS模块工作原理可以参考现有技术得以理解，在此不作赘述。
[0049]本发明实施例信号干扰装置，需要干扰的目标信号是突发的，比如简易遥控信号、对讲机信号等，采用DDS模式快速产生干扰波形，达到干扰目的，这种模式需要无线电接收机配合才能实现。
[0050]由上述本发明实施例提供的技术方案可以看出，通过软件来产生DDS信号或宽带多载波、多音、单音、宽带噪声及扫频等任意信号。支持FM (Frequency Modulation,频率调制)、CW (Continuous Wave,连续波长)、AM (amplitude modulation,振幅调制)、ASK(Amplitude shift keying,幅移键控)、2FSK (Frequency-shift keying,频移键控)、4FSK、8PSK、BPSK (Binary Phase Shift Keying, 二相相移键控)、QPSK (Quadrature Phase ShiftKeying,正交相移键控)、16QAM (Quadrature Amplitude Modulation,正交振幅调制)方式，调制带宽窄带:5kHz?200kHz ;宽带:1MHz?25MHz。并加入语音警示功能，在同时工作的每个频点都可发射FM调制的语音警示信号，语音可以预先录制，也可实时插播，当使用录制语音时，多个频点可选择不同的警示语音文件。
[0051]如图2所示，具体而言，信号源主板可以包括:
[0052]第一 FPGA芯片21，用于提供逻辑接口转换功能。具体的，主要用于粘和逻辑，提供MCU (32位)和外围器件的逻辑接口转换功能。
[0053]与所述第一 FPGA芯片21连接的ARM(Advanced RISC Machines,高级精简指令集机器)处理器22，用于对所述语音处理板和所述数模转换板进行控制。
[0054]与所述第一 FPGA芯片21连接的FLASH (闪存)存储器23 (SPI接口)，用于存储所述数模转换板的FPGA配置文件，通过所述ARM处理器的控制，实现所述数模转换板在存储发射模式和DDS模式之间的转换。
[0055]所述第一 FPGA芯片21的以太网接口 24:用于从远程计算机接收存储发射模式下的干扰信号波形数据。具体的，主要通过第一 FPGA进行总线转换，由ARM处理器进行控制，用来进行远程控制和数据传输的10/100BaseT以太网接口。
[0056]所述第一 FPGA芯片21的语音处理板扩展接口 25，用于多通道语音播放和采样电路扩展。
[0057]所述第一 FPGA芯片21的数模转换扩展接口 26，用于扩展DAC芯片。
[0058]信号源主板还可以包括:
[0059]MCU (32位):用来完成射频和功率放大器的控制功能:通过RS232接口根据需要控制射频模块和功率放大器。
[0060]MCU (8 位):通过串 口 RS232 与 CPU (Central Processing Unit,中央处理器)之间按照通信协议进行通信，接收CPU发送的控制命令，根据接收的命令，以串口通信的方式控制射频的发射及功率放大器的开启，同时将射频的发射状态及功率放大器的开启状态返回给8位MUC，再由MCU传输给CPU，以便CPU实时对射频及功率放大器的状态进行读取。
[0061]USB接口:主要用于ARM处理器调试和程序升级。
[0062]电源转换:主要完成电源电压转换。
[0063]如图3所示，以一块数据转换板为例，具体而言，数据转换板可以包括:[0064]第二 FPGA芯片31，用于实现多个DDS模块。具体的，第二 FPGA芯片主要完成波形数据的存储(存储发射模式)、波形数据的生成(DDS模式)、数据并串转换。
[0065]所述第二 FPGA芯片31内部的RAM (Random Access Memory,随机存储器),用于缓存所述存储发射模式下的干扰信号波形数据。
[0066]与所述第二 FPGA芯片31连接的FRAM (铁电存储器)32，用于存储所述存储发射模式下的干扰信号波形数据。
[0067]与所述第二 FPGA芯片31连接的DAC芯片33，用于将数字波形转换成模拟波形。
[0068]与所述DAC芯片34连接的LPF (Low Pass Filter,低通滤波器)34,用于对所述模拟波形滤波。具体的主要滤除带外的不需要的谐波和杂波信号。
[0069]数据转换板还可以包括:
[0070]电平转换接口完成信号传输过程中3.3V信号电平到2.5V信号电平转换功能，主要是为解决FPGA采用2.5V供电带来的信号接口电平和常规外围3.3V供电接口信号的匹配问题。
[0071]本发明实施例信号干扰装置，信号源主板的处理控制核心采用ARM920T为内核的CPU,主频高达633MHz，对主板所有信号进行处理，其处理基本流程为:CPU接收到上位机通过以太网传输的数据，对以太网数据包进行包解析，获取有效数据，根据有效数据中的控制信息，对系统中的语音处理板、8位MCU、DAC数据转换板进行控制，同时，从有效数据中解析出波形数据，通过CPU的并行总线传输，将波形数据加载到数据转换板的铁电存储器中，以实现对调制信号的加载。
[0072]如图4所示，具体而言，语音处理板可以包括:
[0073]多个ADC (Analog to Digital Convert,模拟数字转换)芯片41,用于对多个独立
通道语音信号采样成数字信号；
[0074]CPLD (Complex Programmable Logic Device,复杂可编程逻辑器件)42,用于对米样的所述数字信号合路后传递给信号源主板的第一 FPGA进行FM调制。
[0075]语音处理板还可以包括:
[0076]USB HUB (集线器)、MP3播放器，USB HUB完成USB转换功能，MP3播放器完成语音文件的播放。ADC采样完成各个独立通道语音信号采样成数字信号，CPLD完成各个采样数字信号的合路后交给信号源主板的第一 FPGA处理。
[0077]语音可以预先录制，也可实时插播，当使用录制语音时，多个频点可选择不同的警示语音文件。
[0078]综合上述对信号源主板、数据转换板以及语音处理板的说明，本发明实施例信号干扰装置:
[0079](I)、存储发射模式:计算机计算出所要输出的干扰信号波形数据，通过以太网接口传送到信号源主板内部，通过数据转换板FPGA内部的快速RAM做缓存，再通过高速SERDESCSERializer (串行器)/DESerializer (解串器)接口将并行数据转换为高速串行数据传送到高速DAC芯片，通过DAC芯片实现数字信号到基带模拟信号的转换。当信号源开机时自动将存储器(FRAM)中的数据导入到FPGA内部的RAM中，缓冲后输出干扰信号频谱。当用户在现场实时运算干扰信号频谱时，可通过加载指令将运算出来的数据传送到FPGA的RAM中，也可以通过固化指令将数据存储到铁电存储器(FRAM)中，以便下一次直接开机使用已固化的频谱波形。
[0080]如图5所示:存储模式下，FPGA软件设计包括总线接口单元51、存储器读写单元52、FPGA存储器53、FPGA存储器写入单元54、FPGA存储器输出单元55、SERDES并串转换单元56和时钟处理单元57。
[0081]总线接口单元51:完成FPGA内部存储器和外部FRAM存储器总线接口控制功能。
[0082]存储器读写单元52:完成外部FRAM存储器的读写操作。
[0083]FPGA存储器53: SP FPGA内部存储器。
[0084]FPGA存储器写入单元54:完成FPGA存储器数据写入操作。
[0085]FPGA存储器输出单元55:完成FPGA存储器数据读出操作。
[0086]并串转换单元56:完成并行读取和高速串行输出数据转换操作。
[0087]时钟处理单元57:完成DAC芯片和FPGA时钟处理功能。
[0088](2)、DDS模式:数据转换板FPGA内部实现多个DDS模块，每个DDS的频率控制字可以独立控制，也可以根据需要实现不同的调制方式，多个DDS的数据在时域上进行叠加，然后通过SERDES接口转换到高速DAC芯片，实现数字信号到模拟信号的转换。DDS参数的控制通过ARM处理器完成。
[0089]如图6所示:DDS模式下，FPGA软件设计包括总线接口单元61、存储器读写单元62、控制参数存储单元63、DDS单元64、并串转换单元65和时钟处理单元66。
[0090]总线接口单元61:完成FPGA内部存储器和外部FRAM存储器总线接口控制功能。
[0091]存储器读写单元62:完成外部FRAM存储器的读写操作。
[0092]控制参数存储单元63:完成DDS控制参数(频率控制字)的存储功能。
[0093]DDS单元64:完成多DDS生成和数据合路功能。
[0094]并串转换单元65:完成并行读取和高速串行输出数据转换操作。
[0095]时钟处理单元66:完成DAC芯片和FPGA时钟处理功能。
[0096]本发明实施例信号干扰装置，ARM处理器通过并行总线进行总体控制，每个数据转换板的工作方式可以根据需要进行切换，能够自动保存上一次的工作模式及相关参数，上电后自动恢复为上一次保存的工作方模式。数据转换板FPGA的加载程序可以通过ARM处理器远程进行更新。ARM处理器程序也可以通过以太网远程更新。语音处理板也由ARM处理器进行控制，可以通过USB 口更新语音文件，控制语音文件播放功能。
[0097]如图7所示，本发明实施例信号干扰装置工作流程，包括:
[0098]步骤71、开始工作。
[0099]步骤72、控制平台计算数字波形数据，输出频率控制字。
[0100]示例性的，控制平台可以是PC软件平台，对于存储发射模式，通过PC软件根据需要干扰的信号的频段和频率间隔产生数字波形数据；对于DDS模式，根据接收机接收到的目标信号的频率，控制每个DDS的频率控制字。
[0101]步骤73、设置工作模式。
[0102]示例性的，工作模式I为存储发射模式，工作模式2为DDS模式。
[0103]步骤74、ARM控制数据转换板FPGA以及语音处理板。
[0104]步骤75、FPGA重配置。
[0105]由ARM处理器控制，数据转换板的工作方式可以根据需要进行切换，能够自动保存上一次的工作方式及相关参数，上电后自动恢复为上一次保存的工作方式。
[0106]步骤76、判断工作模式是否为工作模式1，即存储发射模式。
[0107]如果是，则进入77，否则，进入78.[0108]步骤77、FPGA读取存储的波形数据。
[0109]示例性的，读取存储的波形数据，重载到FPGA的RAM中。当用户在现场实时运算频谱时，可通过加载指令将运算出来的数据传送到FPGA的RAM中，也可以通过固化指令将数据存储到FRAM中，以便下一次直接开机使用已固化的频谱波形。
[0110]步骤78、FPGA控制生成DDS信号。
[0111]示例性的，FPGA内部实现多个DDS模块，每个DDS的频率控制字可以独立控制，也可以根据需要实现不同的调制方式，多个DDS的数据在时域上进行叠加。
[0112]这里，还可以包括步骤781、语音处理板由ARM处理器进行控制，播放语音文件。
[0113]步骤79、DAC芯片实现数字信号到模拟信号的转换。
[0114]步骤710、输出波形信号。
[0115]可见，存储发射模式:计算机计算出所要输出的波形数据，通过以太网接口传送到信号源模块内部，通过FPGA内部的快速RAM做缓存，再通过高速SERDES将并行数据转换为高速串行数据传送到高速DAC芯片，通过DAC芯片实现数字信号到基带模拟信号的转换。当基带信号源开机时自动将存储器(FRAM)中的数据导入到FPGA内部的RAM中，缓冲后输出频谱。当用户在现场实时运算频谱时，可通过加载指令将运算出来的数据传送到FPGA的RAM中，也可以通过固化指令将数据存储到存储器(FRAM)中，以便下一次直接开机使用已固化的频谱波形。
[0116]DDS模式:FPGA内部实现多个DDS模块，每个DDS的频率控制字可以独立控制，也可以根据需要实现不同的调制方式，多个DDS的数据在时域上进行叠加，然后通过SERDES接口转换到高速DAC芯片，实现数字信号到模拟信号的转换。DDS参数的控制通过ARM处理器完成。
[0117]由ARM处理器通过并行总线进行总体控制，每个数据转换板的工作方式可以根据需要进行切换，能够自动保存上一次的工作方式及相关参数，上电后自动恢复为上一次保存的工作方式。数据转换板的FPGA的加载程序可以通过ARM处理器远程进行更新。ARM处理器程序也可以通过以太网远程更新。语音处理板也由ARM处理器进行控制，可以通过USB口更新语音文件，控制语音文件播放功能。
[0118]本发明技术方案能带来以下有益效果:
[0119]干扰方式多样化，针对不同目标产生相应的干扰方式的信号，干扰效果达到最佳。宽带多载波多制式干扰信号，同时工作带宽达到1000MHz，可同时产生200000个信号，信号样式及调制方式任意设置。对目标信号进行连续不间断产生干扰信号，在整个目标频段内的多载波信号的功率平坦度能够确保在土 ldB。在DDS模式下，设备能够自动根据接收机接收到的数据进行相应调制方式信号的产生，并对目标信号实施瞄准式干扰，信号产生时间小于0.1ms。
[0120]精确预 留通信频率，可以根据需要，在干扰频段内用多窗口预留方式提供保障通信信道。以电子战为例，干扰设备开启后既要干扰敌方的通信频段，又要保证我方相应频段内的通信信道，就可以采用多窗口预留方式提供保障通讯信道。[0121]可以根据目标信号的情况对特殊频点进行功率增强干扰，可以有效增强干扰效果O
[0122]干扰信号的频谱纯度高，可精确到1Hz，不对干扰目标外的正常无线信号造成干扰。无线频率干扰的目的是一方面要对干扰目标实施有效干扰，另一方面对与频段外的非目标无线频率信号不能造成干扰。采用宽带多载波自适应瞄准式无限频率干扰技术，产生的干扰信号的频谱纯度高，
[0123]多路语音预警功能，可同时加载8路不同的语音，用于警告或干扰非法频率使用者关闭该频率。配合前端接收设备可实时收发干扰，需要干扰功率小且对目标干扰发射功率最大化，干扰效果好。
[0124]对操作人员身体辐射小。可作为仪器使用，用于实验室信号发生装置。
[0125]降低干扰设备体积、重量，减少了天线数量，且降低成本。
[0126]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
【权利要求】
1.一种信号干扰装置，其特征在于，包括信号源主板以及数据转换板: 所述数据转换板，用于在存储发射模式下，将存储的干扰信号数字波形通过DAC数字模拟转换芯片转换成模拟波形，所述干扰信号包括宽带多载波信号、多音、单音、宽带噪声或者扫频信号，在DDS直接数字式频率合成模式下，通过多个DDS模块生成多个干扰信号数字波形后再通过所述DAC芯片转换成模拟波形； 所述信号源主板，用于控制所述数据转换板在存储发射模式和DDS模式之间的转换。
2.根据权利要求1所述的信号干扰装置，其特征在于，还包括语音处理板:用于生成多路语音警示信号。
3.根据权利要求2所述的信号干扰装置，其特征在于，所述信号源主板包括: 第一 FPGA现场可编程门阵列芯片，用于提供逻辑接口转换功能； 与所述第一 FPGA芯片连接的ARM高级精简指令集机器处理器，用于对所述语音处理板和所述数模转换板进行控制； 与所述第一 FPGA芯片连接的FLASH闪存存储器，用于存储所述数模转换板的FPGA配置文件，通过所述ARM处理器的控制，实现所述数模转换板在存储发射模式和DDS模式之间的转换； 所述第一 FPGA芯片的以太网接口:用于从远程计算机接收存储发射模式下的干扰信号波形数据以及DDS模式下的频率控制信息数据； 所述第一 FPGA芯片的语音处理板扩展接口，用于多通道语音播放和采样电路扩展； 所述第一 FPGA芯片的数模转换扩展接口，用于扩展DAC芯片。
4.根据权利要求3所述的信号干扰装置，其特征在于，所述数据转换板包括: 第二 FPGA芯片，用于实现多个DDS模块； 所述第二 FPGA芯片内部的RAM随机存储器，用于缓存所述存储发射模式下的干扰信号波形数据； 与所述第二 FPGA芯片连接的FRAM铁电存储器，用于存储所述存储发射模式下的干扰信号波形数据； 与所述第二 FPGA芯片连接的DAC芯片，用于将数字波形转换成模拟波形； 与所述DAC芯片连接的LPF低通滤波器，用于对所述模拟波形滤波。
5.根据权利要求4所述的信号干扰装置，其特征在于，所述语音处理板包括: 多个ADC模拟数字转换芯片，用于对多个独立通道语音信号采样成数字信号； CPLD复杂可编程逻辑器件，用于对采样的所述数字信号合路后传递给所述第一 FPGA进行FM调制。
6.根据权利要求4所述的信号干扰装置，其特征在于，在存储发射模式下实时计算干扰信号数字波形时，所述第二 FPGA芯片内部的RAM，用于根据加载指令存储干扰信号数字波形； 与所述第二 FPGA芯片连接的FRAM，用于根据固化指令存储干扰信号数字波形。
7.根据权利要求1所述的信号干扰装置，其特征在于，存储发射模式下的干扰信号数字波形为: 根据目标信号的频段和频率间隔确定干扰频率点的个数Num，Num=((终止频率-起始频率)/频率间隔)+1 ;根据Dn=AnSIN (2 π Fo*n/Fs+2 n Random), n=0...(N-1)计算N个频率采样点的波形数据； 以Π)0，0Ρ....0η-1]组成一个频率信号波形数据，将Num个频率信号波形数据在时域上进行叠加并进行归一化处理得到的干扰信号数字波形； 其中:N=Fs/Af ; Fs:信号合成采样频率； Δ f:频率分辨率； An:幅度调整因子； Fo:输出的干扰信号的频率，与目标信号的频率相同； Random:随机数,每个干扰频率点计算时Random相同。
8.根据权利要求7所述的信号干扰装置，其特征在于，进一步的，存储发射模式下的干扰信号数字波形为: 调整 Dn=AnSIN (2 n Fo*n/Fs+2 n Random) , n=0...(N-1)中幅度调整因子 An 增强频率信号，得到增强功率后的干扰信号数字波形。
9.根据权利要求7所述 的信号干扰装置，其特征在于，进一步的，存储发射模式下的干扰信号数字波形为: 根据设置的多个预留频段，确定从所述目标频段中排除所述预留频段后的需要干扰的频段； 根据需要干扰的频段和目标信号的频率间隔确定干扰频率点的个数Num，Num=((终止频率-起始频率)/频率间隔)+1。
【文档编号】H04B1/719GK103795474SQ201410079610
【公开日】2014年5月14日 申请日期:2014年3月5日 优先权日:2014年3月5日
【发明者】睢燕, 蒋元军, 王维, 徐跃林, 宋春云, 李丹, 林成兴, 郭名君, 何栋, 李继良, 陈明和 申请人:北京中科飞鸿科技有限公司