协同处理数据的装置与方法
【专利摘要】本发明提供一种协同处理数据的装置与方法，包括内置有逻辑处理模块的FPGA和外部协议处理器，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，将业务数据区分为语音数据和协议数据，将语音数据有内置逻辑处理模块处理，协议数据由外部协议处理器处理，之后再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理模器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理系统能力。
【专利说明】协同处理数据的装置与方法
【技术领域】
[0001]本发明涉及网关多业务数据处理【技术领域】，特别是涉及协同处理数据的装置与方法。
【背景技术】
[0002]在GSM (Global System for Mobile communication,全球移动通信系统)网关系统中，核心网通过SDH (Synchronous Digital Hierarchy,同步数字体系)网络过来的STM-1 (Synchronous Transfer Module,同步传输模块)信号上承载63路El语音信号。这63路El语音信号经过Iuh接口接入到GSM网关系统中。而在当前的网关系统中，数据是以IP以太网的方式进行分组交换。因此在网关系统的Iuh接口模块中，需要把这输入进来的63路El转换为63路IP业务，以便在网关系统中进行传输与处理。在输出方向上，Iuh接口模块需要把待发送的63路IP业务承载在63条El上在SDH网络上传输。该Iuh接口模块以下称作“STM-1接口转换模块”。STM-1接口转换模块除了要实现IP与El之间的语音数据转换外，同时也需要支持El信令的MTP2 (Message Transfer Part level2,信息传送第二层)层协议,最终实现PSTN (Public Switched Telephone Network,公共开关电话网络)网接入侧与后端处理设备之间的数据交换、协议解析等功能。
[0003]实现上述业务处理，目前常采用协同处理数据的装置是FPGA (FieldProgrammable Gate Array,现场可编程逻辑门阵列)。业务在FPGA内部分为两大模块处理，分别是协议处理模块和逻辑处理模块。“协议处理模块”运用的是FPGA内部的NIOS软核，实现信令MTP2层协议处理；“逻辑处理模块”运用的是FPGA内部的逻辑资源，实现语音数据的IP转换处理。FPGA内部的逻辑资源强大，相比之下，协议处理能力就比较低下，这样导致FPGA在处理上述业务时，存在处理能力瓶颈，限制整个网关多业务数据处理系统的能力，无法充分实现网关多业务数据高效处理。
【发明内容】
[0004]基于此，本发明的实施例针对一般协同处理数据的装置存在处理能力瓶颈，无法充分利用其强大的逻辑处理能力，限制整个网关多业务数据处理系统的能力的问题，提供一种能够充分利用FPGA强大的逻辑处理能力，提升整个网关多业务数据处理系统能力的协同处理数据的装置与方法。
[0005]一种协同处理数据的装置，包括FPGA和外部协议处理器，其中，所述FPGA包括逻辑处理模块，所述外部协议处理器与所述逻辑处理模块并联连接，所述FPGA的两端分别外接核心网和网关系统的上层处理模块；
[0006]所述FPGA接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据，将所述语音数据发送到所述逻辑处理模块进行逻辑处理，将所述协议数据发送到所述外部协议处理模器进行协议处理，所述外部协议处理模器处理所述协议数据后，发回处理后的协议数据到所述FPGA，所述FPGA将逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据，发送处理后的业务数据到网关系统的上层处理模块。
[0007]—种协同处理数据方法，包括步骤:
[0008]接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据；
[0009]将所述语音数据发送到逻辑处理模块进行逻辑处理，将所述协议数据发送到外部协议处理模器进行协议处理；
[0010]将所述逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据；
[0011]发送所述处理后的业务数据到网关系统的上层处理模块。
[0012]本发明协同处理数据的装置与方法，包括内置有逻辑处理模块的FPGA和外部协议处理器，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，将业务数据区分为语音数据和协议数据，将语音数据由内置逻辑处理模块处理，协议数据由外部协议处理器处理，之后再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理模器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了 FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理系统能力。
【专利附图】
【附图说明】
[0013]图1为本发明协同处理数据的装置第一个实施例的结构示意图；
[0014]图2为本发明协同处理数据的装置第二个实施例的结构示意图；
[0015]图3为本发明协同处理数据的装置的协同处理数据方法第一个实施例的流程示意图；
[0016]图4为本发明协同处理数据的装置的协同处理数据方法第二个实施例的流程示意图。
【具体实施方式】
[0017]为了使本发明的目的、技术方案及优点更加清楚明白，以下根据附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施仅仅用以解释本发明，并不限定本发明。
[0018]如图1所示的一种协同处理数据的装置实施例，包括FPGA100和外部协议处理器200，其中，所述FPGA100包括逻辑处理模块300，所述外部协议处理器200与所述逻辑处理模块300并联连接，所述FPGA100的两端分别外接核心网和网关系统的上层处理模块；
[0019]所述FPGA100接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据，将所述语音数据发送到所述逻辑处理模块300处理，将所述协议数据发送到所述外部协议处理模器200进行协议处理，所述外部协议处理模器200处理所述协议数据后，发回处理后的协议数据到所述FPGA100，所述FPGA100将逻辑处理模块300处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据，发送处理后的业务数据到网关系统的上层处理模块。
[0020]FPGA即现场可编程门阵列，它是在PAL (Programmable Array Logic,可编程阵列逻辑)、GAL (generic array logic,通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，具有强大的逻辑处理能力。
[0021]整个协同处理数据的装置具体来说，FPGA负责数据区分、处理逻辑模块的数控、及数据汇聚并上传至上层处理模块。外部协议处理器负责处理FPGA分发过来的协议数据，处理完后交还给FPGA。
[0022]数据处理步骤如下:
[0023]1、核心网把包含63路El的STM-1信号交给STM-1接口转换模块。
[0024]2、FPGA收到数据后，对业务数据进行区分。
[0025]3、FPGA把语音数据交给FPGA内部的逻辑处理模块进行封装处理
[0026]4、FPGA把协议数据交由外部协处理器进行处理。
[0027]5、外部协处理器处理完协议数据后，还给FPGA
[0028]6、FPGA把数据汇聚后传输给上层处理模块进行处理。
[0029]本发明协同处理数据的装置，包括内置有逻辑处理模块的FPGA和外部协议处理器，外部协议处理器与逻辑处理模块并联连接，FPGA在接收到核心网的业务数据时，将业务数据区分为语音数据和协议数据，将语音数据由内置逻辑处理模块处理，协议数据由外部协议处理器处理，之后再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个协同处理数据的装置，通过设置外部协议处理模器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了 FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理系统能力。
[0030]在其中一个实施例中，所述外部协议处理器设置有SGMIKSerial Gigabit MediaIndependent Interface,串行千兆位媒质独立接口)接口，所述外部协议处理器通过所述SGMII接口与所述FPGA进行数据交互。
[0031]SGMII接口能够确保数据高效、安全传输，从而保证外部协议处理器与FPGA快速、高效进行数据交互。
[0032]如图2所示，在另一个实施例中，还包括电源400，所述电源400与所述FPGA100连接。
[0033]在其中一个实施例中，所述外部协议处理器为ARM、POWER PC或DSP处理器，所述ARM处理器可以是ARM9处理器。
[0034]ARM9处理器是新一代的ARM架构处理器，其具有低成本、高性能、低功耗等特点，具有强大的协议处理能力。
[0035]如图3所示，一种基于上述的协同处理数据的装置的协同处理数据方法，包括步骤:
[0036]S200:接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据；
[0037]S400:将所述语音数据发送到逻辑处理模块进行逻辑处理，将所述协议数据发送到外部协议处理模器进行协议处理；
[0038]S600:将所述逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据；[0039]S800:发送所述处理后的业务数据到网关系统的上层处理模块。
[0040]本发明协同处理数据的装置的协同处理数据方法，在FPGA在接收到核心网的业务数据时，将业务数据区分为语音数据和协议数据，将语音数据由内置逻辑处理模块处理，协议数据由外部协议处理器处理，之后再将两者处理后的数据汇聚，生成处理后的业务数据，发送到网关系统的上层处理模块。整个处理过程，通过借助外部协议处理模器与FPGA协调工作，充分利用FPGA强大的逻辑处理能力，解决了 FPGA处理核心网业务数据的瓶颈问题，提升了整个网关多业务数据处理系统能力。
[0041]如图4所示,在另一个实施例中,所述S600之后还包括步骤:
[0042]S700:存储所述处理后的业务数据。
[0043]将处理后的业务数据存储备份，确保数据的安全，另可以便于在后续步骤中检测、查验数据。
[0044]如图4所示,在其中一个实施例中,所述S200具体包括步骤:
[0045]S220:接收核心网发送来的业务数据；
[0046]S240:校验所述接收到业务数据，当校验无误时，将所述业务数据区分为语音数据和协议数据。
[0047]核心网发送来的业务数据可能由于某种异常情况导致数据传输不完整或者错误，在本实施例中，首先需要对接收到的业务数据进行校验，当校验无误时，才会进行下一步“将所述业务数据区分为语音数据和协议数据”，确保了整个业务数据处理的安全与准确。
[0048]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种协同处理数据的装置，其特征在于，包括FPGA和外部协议处理器，其中，所述FPGA包括逻辑处理模块，所述外部协议处理器与所述逻辑处理模块并联连接，所述FPGA的两端分别外接核心网和网关系统的上层处理模块； 所述FPGA接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据，将所述语音数据发送到所述逻辑处理模块进行逻辑处理，将所述协议数据发送到所述外部协议处理模器进行协议处理，所述外部协议处理模器处理所述协议数据后，发回处理后的协议数据到所述FPGA，所述FPGA将逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据，发送处理后的业务数据到网关系统的上层处理模块。
2.根据权利要求1所述的协同处理数据的装置，其特征在于，所述外部协议处理器设置有SGMII接口，所述外部协议处理器通过所述SGMII接口与所述FPGA进行数据交互。
3.根据权利要求1或2所述的协同处理数据的装置，其特征在于，还包括电源，所述电源与所述FPGA连接。
4.根据权利要求1所述的协同处理数据的装置，其特征在于，所述外部协议处理器为ARM、POWER PC 或 DSP 处理器。
5.一种协同处理数据方法，其特征在于，包括步骤: 接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据； 将所述语音数据发送到逻辑处理模块进行逻辑处理，将所述协议数据发送到外部协议处理模器进行协议处理； 将所述逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据； 发送所述处理后的业务数据到网关系统的上层处理模块。
6.根据权利要求5所述的协同处理数据方法，其特征在于，所述将所述逻辑处理模块处理后的语音数据与所述外部协议处理模器处理后的协议数据汇聚，形成处理后的业务数据之后还有步骤: 存储所述处理后的业务数据。
7.根据权利要求5或6所述的协同处理数据方法，其特征在于，所述接收核心网发送来的业务数据，并将所述业务数据区分为语音数据和协议数据具体包括步骤: 接收核心网发送来的业务数据； 校验所述接收到业务数据，当校验无误时，将所述业务数据区分为语音数据和协议数据。
【文档编号】H04L29/06GK103873468SQ201410091135
【公开日】2014年6月18日 申请日期:2014年3月12日 优先权日:2014年3月12日
【发明者】周世欣 申请人:京信通信系统（广州）有限公司