宽带中频信号幅度不平衡补偿方法
【专利摘要】本发明提出了一种宽带中频信号幅度不平衡补偿方法，将中频信号输入到FPGA中，通过FPGA生成各频率点的幅度值；PC机从FPGA中读取N1个频率点分别对应的幅度值，生成幅度序列A[i]；将N1长度的幅度序列A[i]扩展成N2长度并归一化后得到幅度序列B[i]；将B[i]与标准幅频响应S[i]相乘得到幅度序列C[i]；由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中；FPGA中补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。
【专利说明】宽带中频信号幅度不平衡补偿方法
【技术领域】
[0001]本发明属于射频领域，特别涉及一种宽带中频信号的幅度不平衡补偿方法。
【背景技术】
[0002]接收机类测量仪器广泛应用于通信、导航、雷达等测量领域。当前的接收机等仪器产品大多采用数字化中频的实现方案，并采用AD与FPGA/DSP的处理方式。随着通信带宽的不断扩大，接收机的中频带宽也逐渐扩展，目前，高性能接收机的中频带宽一般大于IOOMHz，有些甚至达到了 IGHz。
[0003]中频信号的幅度不平衡是影响接收机解调性能的关键因素之一，特别是对于宽带中频信号，幅度不平衡会显著恶化数字调制信号的相位和幅度误差等特性，而一般中频调理电路不可避免要使用一些会带来幅度不平衡的器件，如滤波器和放大器等，因此，高性能的接收机必须要解决中频信号幅度不平衡问题。传统的减小幅度不平衡的方式主要是对中频通路上的滤波器、放大器等射频器件进行严格选取，并进行电路的优化设计以最大限度的保证幅度平衡性，但这种方式对上述器件的性能要求较高，成本增加，而且由于这些器件的一致性无法统一，最终叠加的不平衡度无法预料，一般带内幅度波动超过1.0dB，就会对宽带调制信号的解调与分析带来显著的影响。目前，基于FPGA的可对任意带宽中频信号的幅度不平衡进行补偿处理的技术未见报道。
【发明内容】
[0004]本发明提出了一种适用于宽带接收机的基于FPGA的中频信号幅度不平衡补偿方法，能有效的解决接收机中的中频通道滤波器、放大器等中频调理器件所带来的幅度不平衡的补偿技术难题。
[0005]本发明的技术方案是这样实现的:
[0006]一种宽带中频信号幅度不平衡补偿方法，包括以下步骤:
[0007]步骤(一)，通过AD变换器将一定带宽范围的标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值；
[0008]步骤(二)，PC机从FPGA中读取NI个频率点分别对应的幅度值，生成幅度序列A[i]；
[0009]步骤(三)，将NI长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率4频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]；
[0010]步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]；
[0011]步骤(五)，由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，补偿滤波器滤波级数为N3级；[0012]步骤(六)，FPGA中的补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。
[0013]可选地，所述步骤(一)中，FPGA采用数字下变频的方式来对输入的中频信号进行检波，并生成该频率点的幅度值。
[0014]可选地，所述步骤(一)具体为:输入的AD采样信号首先进行数字下变频处理，数字NCO产生的cos和sin两路信号分别与输入信号相乘实现数字混频，生成1、Q路信号进行低通滤波，滤波后的1、Q路信号进行求模运算后生成对应中频信号的幅度值。
[0015]可选地，所述步骤(三)具体为:
[0016]首先，将NI点的幅度序列扩充到N2点，在NI点的幅度序列前后分别补M点的幅度值；
[0017]然后，在幅频响应曲线生成时，将N2点的幅度序列乘以一个标准的低通滤波器幅频响应序列，该N2点的标准低通滤波器幅频响应序列S[i]计算如下:
[0018]S[i] = 1，I < i ^ Npass
[0019]S[i] = 1-Q-Npass)/(Nstop-Npass), Npass < i < Nstop
[0020]S[i] = O,Nstop ^ i ^ N2 ；
[0021]再然后，IFFT采用通用的复IFFT，其两路输入一路使用生成的幅频响应曲线，另一路输入为0，对IFFT变换生成的N2点时域波形进行加窗和截取操作后生成N3个数据。
[0022]可选地，所述步骤(四)中，截取正中间奇对称的N3个数据归一化并转换成二进制补码后作为滤波因子序列h[i]。
[0023]可选地，所述步骤(五)中，所述补偿滤波器为FIR型滤波器。
[0024]本发明的有益效果是:
[0025](I)适用于任意的中频带宽，可对任意的中频带宽内的幅度不平衡进行测量后生成滤波因子并进行实时滤波；
[0026](2)适用于任意的中频幅度不平衡形状，由于各中频模块的幅度不平衡形状都不相同，任意的不平衡形状补偿能力应用范围广；
[0027](3)利用接收机现有的FPGA或DSP资源即可完成补偿，不需要增加额外的硬件资源；
[0028](4)补偿效果好，经过补偿后的带内幅度平坦度可优于0.ldB。
【专利附图】
【附图说明】
[0029]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为本发明的中频信号幅度不平衡补偿方法的原理框图；
[0031]图2为本发明的中频信号幅度不平衡补偿方法中生成的滤波器的频响曲线；
[0032]图3为本发明的方法中各频率点的幅度检波步骤的原理框图；
[0033]图4为本发明的方法中滤波因子生成步骤的原理图。【具体实施方式】
[0034]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035]中频信号调理电路对输入到接收机的中频信号进行滤波或放大，中频信号调理电路中的滤波器和放大器会带来幅度不平衡，宽带中频信号的下限频率为4，上限频率为fH，针对宽带中频信号的幅度不平衡，本发明公开了一种宽带中频信号幅度不平衡补偿方法，采用FPGA进行实时补偿，可对任意中频带宽和任意幅度不平衡形状的中频信号进行幅度补偿，充分发挥全数字方式灵活性强、可任意配置、不占用额外的电路资源等优点，其原理框图如图1所示，具体包括以下步骤:
[0036]步骤(一)，通过AD变换器将中频信号调理电路输出的宽带标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值。
[0037]步骤(二)，PC机通过ISA接口从FPGA中读取NI个频率点分别对应的幅度值，生成幅度序列A[i]。
[0038]步骤(三)，将NI长度的幅度序列A [i]扩展成N2长度，前面补M个中频信号下限频率4频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]。AD采样频率为fs，则信号的理论带宽可以达到fs/2，选取理论带宽对应的IFFT点数为N2，根据点数与带宽的比例关系，可确定实际信号带宽应取点数NI =2*N2*(fH-fL)/fs。增补的点数值 M= (Ν2-Ν1)/2。
[0039]步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数值，N3的选取范围为41?81，可满足本发明的滤波要求。数据转换成二进制补码后作为滤波因子序列h[i]。
[0040]步骤(五)，由PC机通过ISA接口将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，该滤波器为FIR型滤波器，滤波级数为N3级，滤波因子采用16位长度。优选地，FIR型滤波器的处理时钟与上述AD变换器的处理时钟相同，输入采样率与处理时钟相同。
[0041]步骤(六)，FPGA中的FIR补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列，FPGA内部再利用此输出进行后续的数字信号处理，完成接收机其余的测试功能。
[0042]在上述技术方案中，幅度补偿由PC机和FPGA来实现，采用全数字幅度补偿技术，充分发挥全数字方式灵活性强、可任意配置、不占用额外的电路资源等优点，并采用FPGA进行实时补偿，可对任意中频带宽和任意幅度不平衡形状的中频信号进行幅度补偿，降低了中频电路对中频调理器件的性能要求。
[0043]上述步骤(一)中，本发明采用数字下变频的方式来对一定带宽范围的标准幅度的中频信号进行检波，并生成各频率点的幅度值，其实现原理如图3所示:
[0044]输入的AD采样信号首先进行数字下变频处理，数字NCO (数字控制振荡器)产生的cos和sin两路信号分别与输入信号相乘实现数字混频，生成1、Q路信号，为了抑制混频镜象信号，1、Q路信号需要进行低通滤波(LPF)，优选地，低通滤波可以通过数字低通FIR滤波器实现。对经过低通FIR滤波器滤波后的1、Q路信号进行求模运算后即生成对应中频信号的幅度值。
[0045]上述步骤(三)中，PC机要根据NI个频点的幅度序列生成最终运行于FPGA的滤波因子，其实现原理如图4所示:
[0046]由于本发明中的宽带中频信号的利用频带为&~fH，而IFFT运算点数必须为2的整数次方，因此本发明选取的IFFT长度为N2，幅频响应曲线的点数为N2。所以首先要将NI点的幅度序列扩充到N2点，直接在NI点的幅度序列前后分别补M点的幅度值即可。
[0047]在幅频响应曲线生成时，要将N2点的幅度序列乘以一个标准的低通滤波器幅频响应形状，该N2点的标准低通滤波器形状S [i]计算如下:
[0048]S[i] = 1，I < i ^ Npass
[0049]S[i] = 1-Q-Npass)/(Nstop-Npass), Npass < i < Nstop
[0050]S[i] = O,Nstop ^ i ^ N2 ；
[0051 ]其中 Npass 通常取(0.8 ~0.9) *N2，Nstop 通常取(0.96 ~0.99) *N2。
[0052]IFFT采用通用的复IFFT，其两路输入一路使用生成的幅频响应曲线，另一路输入为0，对生成的N2点时域波形进行加窗和截取操作后即生成了 N3个滤波因子，对这些滤波因子进行归一化并转化为16位的二进制数据后，即可加载到FPGA中的FIR补偿滤波器。优选地，截取正中间奇对称的N3个数据作为滤波因子，将加快运算速度，提高滤波效率。
[0053]下面给出根据本发明宽带中频信号不平衡补偿方法的一个具体实施例。
[0054]本实施例采用幅度准确度较高的安捷伦射频信号源E8267D作为外部标准信号源，PC机通过网口控制E8267D产生112~176MHz之间等间隔的1364个频率点，输出幅度设为固定值，本实施例采用OdBm。E8267D所产生的信号通过射频电缆与需要补偿的中频模块的输入端相连接，输入信号首先经过中频信号调理电路，进行滤波或放大，再经过192MHz采样率的AD转换成数字信号后，进入FPGA，具体补偿过程包括以下步骤:
[0055]步骤(一)，通过FPGA对中频信号调理电路输出的中频信号进行检波生成各频率点的幅度值。
[0056]本实施例采用数字下变频的方式来对输入的中频信号进行检波，并生成该频率点的幅度值，其实现原理如图3所示:输入的AD采样信号首先进行数字下变频处理，数字NCO的频率为144MHz，产生的cos和sin两路信号分别与输入信号相乘实现数字混频，生成1、Q路信号，为了抑制混频镜象信号，1、Q路信号需要进行低通滤波(LPF)，数字低通FIR滤波器配置为:91 级、Fs = 192MHz、Fpass = 35MHz、Fstop = 45MHz、位宽=16、带外抑制优于80dB。对经过FIR滤波后的1、Q路信号进行求模运算后即生成对应中频信号的幅度值。
[0057]步骤(二)，PC机通过ISA接口从FPGA中读取1364个频率点分别对应的幅度值，生成幅度序列A[i]。
[0058]步骤(三)，将1364长度的幅度序列A[i]扩展成2048长度，前面补342个112MHz频率点的幅度值，后面补342个176MHz频率点的幅度值，再将2048长度的幅度序列进行归一化后得到幅度序列B[ i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]；。
[0059]步骤(四)，由PC机通过对幅度序列C[i]加窗和IFFT算法生成时域波形T[i]，长度为2048，取中间的65个数据转换成二进制补码后作为滤波因子序列h[i]。[0060]PC机要根据1364个频点的幅度序列生成最终运行于FPGA的滤波因子，其实现原理如图4所示:
[0061]由于本发明中的实际中频利用频带为112~176MHz，而IFFT运算点数必须为2的整数次方，因此本发明选取的IFFT长度为2048，幅频响应曲线的点数为2048。所以首先要将1364点的幅度序列扩充到2048点，直接在1364点的幅度序列前后分别补342点的幅度值即可。
[0062]在幅频响应曲线生成时，要将2048点的幅度序列乘以一个标准的低通滤波器幅频响应形状，该2048点的标准低通滤波器形状S [i]计算如下，其中，通带因子选取0.88，SP0.88X2048 = 1802 ;阻带因子选取 0.99，即 0.99X2048 = 2027 ；
[0063]S[i] = 1，I < i ≤ 1802
[0064]S[i] = l-(1-1802)/(2027-1802), 1802 < i < 2027
[0065]S[i] = O,2027 ≤ i ≤ 2048
[0066]IFFT采用通用的复IFFT，其两路输入一路使用生成的幅频响应曲线，另一路输入为0，对生成的2048点时域波形进行加窗和截取操作后即生成了 65个滤波因子，对这些滤波因子进行归一化并转化为16位的二进制数据后，即可加载到FPGA中的FIR补偿滤波器。优选地，截取正中间奇对称的65个数据作为滤波因子。
[0067]步骤(五)，由PC机通过ISA接口将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，该滤波器为FIR型滤波器，处理时钟为192MHz，输入采样率也为192MHz，滤波级数为65级，滤波因子采用16位长度，生成的65级滤波因子的频响曲线如图2所示。
[0068]步骤(六)，FPGA中的FIR补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列，FPGA内部再利用此输出进行后续的数字信号处理，完成接收机其余的测试功能。
[0069]本发明提出了一种适用于宽带接收机的基于FPGA的中频信号幅度不平衡补偿方法，它通过FPGA和PC机来实现，可以对任意带宽范围内的中频信号的幅度不平衡进行补偿，应用范围广，补偿效果好，不需要增加额外的硬件资源，能有效的解决接收机中的中频通道滤波器、放大器等中频调理器件所带来的幅度不平衡的补偿技术难题。
[0070]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种宽带中频信号幅度不平衡补偿方法，其特征在于，包括以下步骤: 步骤(一)，通过AD变换器将一定带宽范围的标准幅度的中频信号转换为数字信号并输入到FPGA中，通过FPGA对宽带中频信号进行检波生成各频率点的幅度值；步骤(二)，PC机从FPGA中读取NI个频率点分别对应的幅度值，生成幅度序列A[i]；步骤(三)，将NI长度的幅度序列A[i]扩展成N2长度，前面补M个中频信号下限频率fL频率点的幅度值，后面补M个中频信号上限频率fH频率点的幅度值，再将N2长度的幅度序列进行归一化后得到幅度序列B[i]，将B[i]与标准的低通滤波器幅频响应S[i]相乘得到幅度序列C[i]； 步骤(四)，由 PC机通过对幅度序列C[i]加窗和IFFT变换生成时域波形T[i]，长度为N2，取中间的N3个数据作为滤波因子序列h[i]； 步骤(五)，由PC机将滤波因子序列h[i]装载到FPGA中的补偿滤波器中，补偿滤波器滤波级数为N3级； 步骤(六)，FPGA中的补偿滤波器的输出信号即为经过幅度不平衡补偿后的采样序列。
2.如权利要求1所述的宽带中频信号幅度不平衡补偿方法，其特征在于，所述步骤(一)中，FPGA采用数字下变频的方式来对输入的宽带中频信号进行检波，并生成各频率点的幅度值。
3.如权利要求2所述的宽带中频信号幅度不平衡补偿方法，其特征在于，所述步骤(一)具体为:输入的AD采样信号首先进行数字下变频处理，数字NCO产生的cos和sin两路信号分别与输入信号相乘实现数字混频，生成1、Q路信号进行低通滤波，滤波后的1、Q路信号进行求模运算后生成对应中频信号的幅度值。
4.如权利要求1所述的宽带中频信号幅度不平衡补偿方法，其特征在于，所述步骤(三)具体为: 首先，将NI点的幅度序列扩充到N2点，在NI点的幅度序列前后分别补M点的幅度值；然后，在幅频响应曲线生成时，将N2点的幅度序列乘以一个标准的低通滤波器幅频响应序列，该N2点的标准低通滤波器幅频响应序列S[i]计算如下: S[i]=l，Ki^ Npass
S[i] = 1-Q-Npass)/ (Nstop-Npass), Npass < i < Nstop
S[i] = O,Nstop ^ i ^ N2 ； 再然后，IFFT采用通用的复IFFT，其两路输入一路使用生成的幅频响应曲线，另一路输入为0，对IFFT变换生成的N2点时域波形进行加窗和截取操作后生成N3个数据。
5.如权利要求4所述的宽带中频信号幅度不平衡补偿方法，其特征在于，所述步骤(四)中，截取正中间奇对称的N3个数据归一化并转换成二进制补码后作为滤波因子序列h[i]。
6.如权利要求1所述的宽带中频信号幅度不平衡补偿方法，其特征在于，所述步骤(五)中，所述补偿滤波器为FIR型滤波器。
【文档编号】H04B1/12GK103986484SQ201410214389
【公开日】2014年8月13日 申请日期:2014年5月15日 优先权日:2014年5月15日
【发明者】徐群, 朱卫国 申请人:中国电子科技集团公司第四十一研究所