一种云终端用主板电路的制作方法
【专利摘要】本发明涉及一种云终端用主板电路，本发明集成度高，处理能力强，能够智能地进行视频、音频的编解码，保证云终端的顺利运行。
【专利说明】—种云终端用主板电路
【技术领域】
[0001]本发明涉及一种云终端用主板电路，属于电子【技术领域】。
【背景技术】
[0002]云终端，是集云计算技术，桌面虚拟化技术，计算迁移与分享概念于一体的智能终端，是一种具备了开源的Iinux操作系统、可以接入互联网、能够通过安装运行应用程序的智能终端，它与传统意义的网络计算机(NC)相比具有价格上的巨大优势，与所谓瘦客户机相比具有节省昂贵的软件许可的优点，云终端既可以作为迷你PC单独运行，进行音频、视频和数据的采集处理，又可以通过有线和无线方式构架网络，最大限度地发挥网络整合带来的数据和信息优势，云终端是向智能化方向发展的，以创新的成本优势开展业务运营网络。
[0003]目前的云终端一般都包括主板电路，主板电路一般采用的是X86架构，使用X86指令集，属于CISC指令集，突出缺点是X86只有8个通用寄存器，对CPU内核结构的影响是拖慢了整个系统的速度，集成度低，处理能力差，影响云终端的整体运行。
【发明内容】
[0004]本发明要解决的技术问题是针对以上不足，提供一种云终端用主板电路，体积小，低功耗,低成本,集成度高,处理能力强。
[0005]为了解决以上技术问题，本发明采用的技术方案如下:一种云终端用主板电路，所述主板电路包括主板U1，主板Ul的XOMO端经电阻R7接地，主板Ul的XOMl端经插座J3接地，主板Ul的X0M2端经电阻R6接地，主板Ul的X0M3端经电阻R5接地，主板Ul的X0M4端经电阻R4接地，主板Ul的X0M5端经电阻R3接地，主板Ul的XOMl端经电阻Rl接VDD_10，主板Ul的X0M2端经插座J2接VDD_10，主板Ul的X0M3端经插座Jl接VDD_10，主板Ul的XXTI端经电容Cl接地，主板Ul的XXTO端经电容C2接地，主板Ul的XXTI端经电阻R8接XXTO端，主板Ul的XXTI端经晶振Xl接XXTO端，主板Ul的XusbXTI端经电容C7接地，主板Ul的XusbXTO端经电容C8接地，主板Ul的XusbXTI端经电阻Rl接XusbXTO端，主板Ul的XusbXTI端经晶振X4接XusbXTO端，主板Ul的hdmiXTI端经电容C4接地，主板Ul的hdmiXTO端经电容C6接地，主板Ul的hdmiXTI端经电阻R13接X hdmiXTO端，主板Ul的hdmiXTI端经晶振X3接hdmiXTO端，主板Ul的XuhREXT端经电阻RlO接地，主板Ul的XuoREXT端经电阻R12接地，主板Ul的NC/EPLL端经电容C9接地，主板Ul的XDACIREF端经电阻R22接地，主板Ul的XDACVREF端经电容C12接地，主板Ul的XDACC0MP端经电容Cll接地，主板Ul的XmipiVREG_0P4V端经电容ClO接地，主板Ul的XHDMIREXT端经电阻R21接地。
[0006]作为上述技术方案的进一步改进:
所述主板Ul的型号为S5PV210AH-A0。
[0007]所述主板Ul 的 XURXD0/GPA0_0 端、XUTXD0/GPA0_1 端、XEINT16/KP_C0L0/GPH2_0端、XpwmT0UT0/GPD0_0 端、XpwmTOUTl/GPDO_l 端、XpwmT0UT2/GPD0_2 端和 XpwmTOUT3/PWM_MIE/GPD20_3端接有云台控制电路，主板Ul的XURXD1/GPA0_4端和XUTXD1/GPA0_5端接有Zigbee模块，主板Ul的XuhDP端和XuhDM端接有USB集线模块，主板Ul的Xi2sSCLKl/PCM_SCLKI/AC97BITCLK/GPC0_0 端、Xi2sCDCLKl/PCM_EXTCLKl/AC97RESETn/GPC0_l 端、Xi2sLRCKI/PCM_FSYNCI/AC97SYNC/GPC0_2 端、Xi2sSDIl/PCM_SINl/AC97SDI/GPC0_3 端和Xi2sSD01/PCM_S0UTl/AC97SD0/GPC0_4端接有音频模块和3G/4G模块，主板Ul的Xmmc0CLK/GPG0_0 端、XmmcOCMD/GPGO_l 端、Xmmc0CDn/GPG0_2 端、Xmmc0DATA0/GPG0_3 端、XmmcODATAI/GPG0_4 端、Xmmc0DATA2/GPG0_5 端和 Xmmc0DATA3/GPG0_6 端接 SD 卡，主板 Ul的 Xi2cSDA0/GPDl_0 端、Xi2cSCL0/GPDl_l 端、XciPCLK/GPE0_0 端、XciVSYNC/GPEO_l 端、XciHREF/GPE0_2 端、XciYDATA0/GPE0_3 端、XciYDATAl/GPE0_4 端、XciYDATA2/GPE0_5 端、XciYDATA3/GPE0_6 端、XciYDATA4/GPE0_7 端、XciYDATA5/GPEl_0 端、XciYDATA6/GPEl_l端、XciYDATA7/GPEl_2 端、XciCLKenb/GPEl_3 端和 XciFIELD/GPEl_4 端接有 CMOS 摄像头模块，主板 Ul 的 XnRESET 端、XPWRRGTON 端、XEINT2/GPH0_2 端、Xi2cSDA2/IEM_SCLK/GPDl_4端、Xi2cSCL2/IEM_SPWI/GPDl_5 端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2 端和XmsmADDR3/CAM_B_D3/CF_10RDY/TS_SYNC/GPJ0_3 端接有电源管理模块。
[0008]本发明采取以上技术方案，具有以下优点:本发明云终端用主板电路集成度高，处理能力强，能够智能地进行视频、音频的编解码，保证云终端的顺利运行。
[0009]下面结合附图和实施例对本发明作进一步说明。
【专利附图】
【附图说明】
[0010]附图1是本发明实施例中云终端的结构框图；
附图2是本发明实施例中主板电路第一部分UlA的电路图；
附图3是附图2中11部分的电路放大图；
附图4是附图2中12部分的电路放大图；
附图5是附图2中13部分的电路放大图；
附图6是附图2中14部分的电路放大图；
附图7是本发明实施例中主板电路第二部分UlB的电路图；
附图8是附图7中21部分的电路放大图；
附图9是附图7中22部分的电路放大图；
附图10是附图7中23部分的电路放大图；
附图11是附图7中24部分的电路放大图；
附图12是本发明实施例中主板电路第三部分UlC的电路图；
附图13是本发明实施例中音频模块的电路图；
附图14是本发明实施例中USB集线模块的电路图；
附图15是本发明实施例中CMOS摄像头模块的摄像头的电路图；
附图16是本发明实施例中CMOS摄像头模块的摄像头电源电路的电路图；
附图17是本发明实施例中3G/4G模块的电路图；
附图18是本发明实施例中Zigbee模块的电路图；
附图19是本发明实施例中云台控制模块的横向云台控制电路的电路图； 附图20是本发明实施例中云台控制模块的纵向云台控制电路的电路图；
附图21是CMOS摄像头模块的受光照度控制的电源电路的电路图；
附图22是本发明实施例中电源管理模块第一部分U2A的电路图；
附图23是本发明实施例中电源管理模块第二部分U2B的电路图；
附图24是本发明实施例中电源管理模块第三部分U2C的电路图；
附图25是本发明实施例中电源管理模块第四部分U2D的电路图。
【具体实施方式】
[0011]实施例，如附图1所示，云终端包括主板电路、云台控制模块、电源管理模块、CMOS摄像头模块、Zigbee模块、3G/4G模块、USB集线模块和音频模块，云台控制模块、电源管理模块、CMOS摄像头模块、Zigbee模块、3G/4G模块、USB集线模块和音频模块均与主板电路连接。
[0012]主板电路:核心处理器所在。
[0013]云台控制模块:通过两个电机，分别横向控制云台的动作电和纵向控制云台动作，以对摄像头进行对焦等。
[0014]电源管理模块:输出多种电压，对整个电路所有模块进行供电及管理。
[0015]CMOS摄像头模块:采集视频图像。
[0016]Zigbee模块:通过Zigbee协议组织物联网，跟各类传感器联网进行数据传输。
[0017]3G/4G模块:通过使用运营商的3G或4G网卡与互联网联接，进行数据传输。
[0018]USB集线模块:提供USB多个接口。
[0019]音频模块:采集音频数据。
[0020]在主板电路中运用云计算技术，构建云环境，搭建基于云的架构，降低成本并加快服务交付速度，从而提供一种感知的智能化自动化云服务，并采用分布式存储的方式存储数据，在云终端上可存储大量数据，基于组网和现实中可利用的网络的需要，设计了可自组织网络的Zigbee模块，可利用运营商3G或4G网络的3G/4G模块，总体模块化构建方案，通过网络中发来的经认证的命令控制云终端的动作，或控制某一特定模块的功能，云终端完成音频、视频、数据的采集处理，对数据融合和计算后，结果可发布于网络，接受来自于网络的命令，控制云终端的某一功能。
[0021]如附图2至附图12所示，主板电路包括主板U1，主板Ul的型号为S5PV210AH-A0，主板Ul的XOMO端经电阻R7接地，主板Ul的XOMl端经插座J3接地，主板Ul的X0M2端经电阻R6接地，主板Ul的X0M3端经电阻R5接地，主板Ul的X0M4端经电阻R4接地，主板Ul的X0M5端经电阻R3接地，主板Ul的XOMl端经电阻Rl接VDD_10，主板Ul的X0M2端经插座J2接VDD_10，主板Ul的X0M3端经插座Jl接VDD_10，主板Ul的XXTI端经电容Cl接地，主板Ul的XXTO端经电容C2接地，主板Ul的XXTI端经电阻R8接XXTO端，主板Ul的XXTI端经晶振Xl接XXTO端，主板Ul的XusbXTI端经电容C7接地，主板Ul的XusbXTO端经电容C8接地，主板Ul的XusbXTI端经电阻Rl接XusbXTO端，主板Ul的XusbXTI端经晶振X4接XusbXTO端，主板Ul的hdmiXTI端经电容C4接地，主板Ul的hdmiXTO端经电容C6接地，主板Ul的hdmiXTI端经电阻R13接X hdmiXTO端，主板Ul的hdmiXTI端经晶振X3接hdmiXTO端，主板Ul的XuhREXT端经电阻RlO接地，主板Ul的XuoREXT端经电阻R12接地，主板Ul的NC/EPLL端经电容C9接地，主板Ul的XDACIREF端经电阻R22接地，主板Ul的XDACVREF端经电容C12接地，主板Ul的XDACCOMP端经电容Cll接地，主板Ul的XmipiVREG_0P4V端经电容ClO接地，主板Ul的XHDMIREXT端经电阻R21接地。
[0022]主板Ul接云台控制模块，云台控制模块包括横向云台控制电路和纵向云台控制电路，主板 Ul 的 XURXD0/GPA0_0 端、XUTXD0/GPA0_1 端和 XEINT16/KP_C0L0/GPH2_0 端接纵向云台控制电路，主板 Ul 的 XpwmT0UT0/GPD0_0 端、XpwmTOUTI/GPD0_I 端、XpwmT0UT2/GPD0_2端和XpwmT0UT3/PWM_MIE/GPD20_3端接横向云台控制电路，主板Ul的XURXDl/GPA0_4 端和 XUTXD1/GPA0_5 端接 Zigbee 模块，主板 Ul 的 XuhDP 端和 XuhDM 端接 USB集线模块，主板 Ul 的 Xi2sSCLKl/PCM_SCLKl/AC97BITCLK/GPC0_0 端、Xi2sCDCLKl/PCM_EXTCLKl/AC97RESETn/GPC0_l 端、Xi2sLRCKl/PCM_FSYNCl/AC97SYNC/GPC0_2 端、Xi2sSDIl/PCM_SIN1/AC97SDI/GPC0_3 端和 Xi2sSD01/PCM_S0UTl/AC97SD0/GPC0_4 端接音频模块和3G/4G 模块，主板 Ul 的 Xmmc0CLK/GPG0_0 端、Xmmc0CMD/GPG0_l 端、Xmmc0CDn/GPG0_2 端、Xmmc0DATA0/GPG0_3 端、XmmcODATAI/GPG0_4 端、Xmmc0DATA2/GPG0_5 端和 XmmcODATA3/GPG0_6 端接 SD 卡，主板 Ul 的 Xi2cSDA0/GPDl_0 端、Xi2cSCL0/GPDl_l 端、XciPCLK/GPE0_0端、XciVSYNC/GPEO_l 端、XciHREF/GPE0_2 端、XciYDATA0/GPE0_3 端、XciYDATAl/GPE0_4 端、XciYDATA2/GPE0_5 端、XciYDATA3/GPE0_6 端、XciYDATA4/GPE0_7 端、XciYDATA5/GPEl_0 端、XciYDATA6/GPEl_l 端、XciYDATA7/GPEl_2 端、XciCLKenb/GPEl_3 端和 XciFIELD/GPEl_4 端接 CMOS 摄像头模块，主板 Ul 的 XnRESET 端、XPWRRGT0N 端、XEINT2/GPH0_2 端、Xi2cSDA2/IEM_SCLK/GPD1_4 端、Xi2cSCL2/IEM_SPWI/GPDl_5 端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2 端和 XmsmADDR3/CAM_B_D3/CF_10RDY/TS_SYNC/GPJ0_3 端接电源管理模块。
[0023]CPU 使用 Samsung S5PV210AH-A0，采用了 ARM CortexTM_A8 内核，ARM V7 指令集，主频可达lGHZ，64/32位内部总线结构，32/32KB的数据/指令一级缓存，512KB的二级缓存，可以实现2000DMIPS (每秒运算2亿条指令集)的高性能运算能力，包含很多强大的硬件编解码功能，内建 MFC (Multi Format Codec)，支持 MPEG-1/2/4，H.263，H.264 等格式视频的编解码，支持模拟/数字TV输出JPEG硬件编解码，最大支持8000x8000分辨率；内建高性能PowerVR SGX540 3D图形引擎和2D图形引擎，支持2D/3D图形加速，是第五代PowerVR产品，其多边形生成率为2800万多边形/秒，像素填充率可达2.5亿/秒，在3D和多媒体方面比以往大幅提升，能够支持DX9，SM3.0, 0penGL2.0等PC级别显示技术；
具备IVA3硬件加速器，具备出色的图形解码性能，可以支持全高清、多标准的视频编码，流畅播放和录制30帧/秒的1920X1080像素(1080p)的视频文件，可以更快解码更高质量的图像和视频，这种硬件加速器支持实时视频会议和模拟电视，同时，内建的HDMIvl.3，可以将高清视频输出到外部显示器上；
S5PV210AH-A0的存储控制器支持LPDDRl，LPDDR2和DDR2类型的RAM，Flash支持Nandflash, Norflash, OneNand等，提供的外围接口非常丰富。
[0024]本发明云终端用主板电路集成度高，处理能力强，能够智能地进行视频、音频的编解码。
[0025]如附图14所示，USB集线模块包括集成电路U11，集成电路Ull的型号为USB2514B,集成电路Ull的USBUP_DP端接主板Ul的XuhDP端，集成电路Ull的USBUP_DM端接主板Ul的XuhDN端，集成电路UlI的VBUS_DET端经电阻R50接3.3V，集成电路Ull的VBUS_DET端经串联的电阻R50和电容C89接地，集成电路Ul I的OCSI端经电阻R52接3.3V，集成电路Ul I的0CS2端经电阻R53接3.3V，集成电路Ul I的0CS3端经电阻R54接3.3V，集成电路 Ull 的 0CS4 端经电阻 R55 接 3.3V,集成电路 Ull 的 SUSP_IND/L0CAL_PWR/N0N_REM0端经电阻R57接地，集成电路Ull的RESET端经电阻R56接3.3V，集成电路Ull的RESET端经电容C90接地，集成电路Ul I的RESET端接主板Ul的XnRSTOUT端，集成电路Ul I的XTALl/CLKIN端经并联的电阻R62和晶振X7接集成电路Ul I的XTAL2/CLKIN_EN端，集成电路Ul I的XTAL1/CLKIN端接电容C91的一端，电容C91的另一端接晶振X2，电容C91的另一端接地，电容C91的另一端经电容C92接集成电路Ull的XTAL2/CLKIN_EN端，集成电路Ull的TEST端接地，集成电路Ul I的PLLFILT端经电容C96接地，集成电路Ul I的CRFILT端经电容ClOl接地，集成电路Ull的CRFILT端经电容ClOl接集成电路Ull的VSS端，集成电路Ull的 SDA/SMBDATA/N0N_REM1 端经电阻 R60 接地，集成电路 Ull 的 SCL/SMBCLK/CFG_SELO 端经电阻R59接地，集成电路Ul I的HS_IND/CFG_SEL1端经电阻R58接地，集成电路Ul I的RBIAS端经电阻R61接地，集成电路Ull的VDD33(10)端接3.3V，集成电路Ull的VDD33 (REG)端接3.3V，集成电路Ul I的VDD33(10)端经电容C94接地，集成电路Ull的VDD33(10)端接集成电路Ull的VDDPLLREF/VDDA33端，集成电路Ull的VDD33 (REG)端经电容C93接地，集成电路Ull的VDD33 (REG)端经电容C95接地，集成电路Ull的VDDPLLREF/VDDA33端与VDDA33_1 端、VDDA33_2 端、VDDA33_3 端连接，集成电路 Ull 的 VDDPLLREF/VDDA33 端经并联的电容C97、电容C98、电容C99和电容ClOO接地，集成电路Ul I的USBDN2_DP端和USBDN2_DM端接HOST类型接口普通USB插座。
[0026]主板Ul的XURXD1/GPA0_4端和XUTXD1/GPA0_5端经接插件J17和接插件J18接Zigbee模块，如附图18所示，Zigbee模块包括集成电路M1，集成电路Ml的型号为CC2530，主板Ul的XURXD1/GPA0_4端经接插件J17和接插件J18的2脚接集成电路Ml的P0_3_txd端，主板Ul的XUTXD1/GPA0_5端经接插件J17和接插件J18的I脚接集成电路Ml的P0_2_rxd端，主板Ul的XEINT18/KP_C0L2/GPH2_2端经接插件J17和接插件J18的3脚接集成电路Ml的P2_0端，主板Ul的XnRSTOUT端经接插件J17和接插件J18的4脚接集成电路Ml的RST端，接插件J17和接插件J18的5脚接SYSVDD，接插件J17和接插件J18的6脚接地，集成电路Ml的VDD端接3.3V，集成电路Ml的GNDl端、GND2端和GND3端接地。
[0027]如附图13所示，音频模块包括集成电路U8，集成电路U8的型号为WM9713G，集成电路U8的DBVDD端接3.3V，集成电路U8的DBVDD端经电容C64接地，集成电路U8的DCVDD端接3.3V，集成电路U8的DCVDD端经电容C65接地，集成电路U8的DGNDl端和DGND2端分别接地，集成电路U8的MCLKA端经电阻R43接晶振X6的3脚，晶振X6的2脚接地，晶振X6的4脚接3.3V，集成电路U8的MCLKB/GP106/ (ADA/MASK)端经电阻R41接3.3V，集成电路 U8 的 SDATA0UT 端接主板 Ul 的 Xi2sSD01/PCM_S0UTl/AC97SD0/GPC0_4 端，集成电路 U8的 ITCLK 端接接主板 Ul 的 Xi2sSCLKl/PCM_SCLKl/AC97BITCLK/GPC0_0 端，集成电路 U8 的SDATAIN 端接主板 Ul 的 Xi2sSDIl/PCM_SINl/AC97SDI/GPC0_3 端，集成电路 U8 的 SYNC 端接主板 Ul 的 Xi2sLRCKl/PCM_FSYNCl/AC97SYNC/GPC0_2 端，集成电路 U8 的 RESETB/GP107/(PENDOffN)端接主板 Ul 的 Xi2sCDCLKl/PCM_EXTCLKl/AC97RESETn/GPC0_l 端，集成电路 U8的MICl端经电容C79接电阻R47的一端，电阻R47的另一端接集成电路U8的MICBIAS端，电阻R47的另一端经串联的电阻R48和电容C80接集成电路U8的MIC2A/C0MP1/AUX1端，电阻R47的另一端经电阻R48接麦克风J9的2脚，麦克风J9的2脚经电容C80接集成电路U8的MIC2A/C0MP1/AUX1端，集成电路U8的MICCM端经电容C82接麦克风J9的I脚，集成电路U8的MICCM端经串联的电容C82和电阻R49接地，集成电路U8的AVDD端接AVDD，集成电路U8的AVDD端经电容C70接集成电路U8的AGND端，集成电路U8的SPKVDD端与AVDD端、HPVDD端、TPVDD端连接，集成电路U8的SPKVDD端经电容C69接集成电路U8的SPKGND端，集成电路U8的HPVDD端经电容C68接集成电路U8的HPGND端，集成电路U8的TPVDD端经电容C66接集成电路U8的TPGND端，集成电路U8的AGND端、SPKGND端、HPGND端、TPGND端、AGND2端均接地；
集成电路U8的MICBIAS端经并联的电容C83和电容C88接地，集成电路U8的CAP2端经并联的电容C86和电容C87接地，集成电路U8的VREF端经并联的电容C84和电容C85接地；
集成电路U8的SPKL端经串联的电容C71和电阻R44后接集成电路U9的-1N端，集成电路U8的SPKL端经串联的电容C71和电阻R44后接电阻R42的一端，电阻R42的另一端接集成电路U9的VOl端，集成电路U9的+IN端接BYPASS端，集成电路U9的BYPASS端经电容C72接地，集成电路U9的SHUTDOWN端接地，集成电路U9的VDD端接VDDAMP，集成电路U9的VDD端经电容C87接地，集成电路U9的GND端接地，集成电路U9的型号为LM4871 ;集成电路U8的SPKR端经串联的电容C77和电阻R48后接集成电路UlO的-1N端，集成电路U8的SPKR端经串联的电容C77和电阻R48后接电阻R45的一端，电阻R45的另一端接集成电路UlO的VOl端，集成电路UlO的+IN端接BYPASS端，集成电路UlO的BYPASS端经电容C81接地，集成电路UlO的SHUTDOWN端接地，集成电路UlO的VDD端接VDDAMP，集成电路UlO的VDD端经电容C75接地，集成电路UlO的GND端接地，集成电路UlO的型号为LM4871。
[0028]集成电路U8的0UT4端、MONO端、PCBEEP端和MONOIN端接3G/4G模块，如附图17所示，集成电路U18的MICP端、MICN端、EARP端和EARN端接音频模块，集成电路U18的MICP端经电容C73接集成电路U8的0UT4端，集成电路U18的MICN端经电容C74接集成电路U8的MONO端，集成电路U18的EARP端经电容C76接集成电路U8的PCBEEP端，集成电路U18的EARN端经电容C78接集成电路U8的Μ0Ν0ΙΝ端，集成电路U18的GNDl端、GND2端、GND3 端、GND4 端、GND5 端、GND6 端、GND7 端、GND8 端、GND9 端、GND10 端、GNDll 端、GND12端、GND13端、GND14端、SI端、S2端、H0LE1端和H0LE2端接地，集成电路U18的VDDl端、VDD2端、VDD3端、VDD4和VDD5端接3.3V,集成电路U18的VREG_USM端经电阻R77接SM卡插槽J16的10端，SM卡插槽J16的10端经电容C106接地，集成电路U18的VREG_USM端经电容C109接地，集成电路U18的nM_DATA端接SM卡插槽J16的10端，集成电路U18的HM_CLK端接SM卡插槽J16的CLK端，集成电路U18的HM_CLK端经电容C107接地，集成电路U18的HM_RST端接SM卡插槽J16的RST端，集成电路U18的HM_RST端经电容C108接地，SIM卡插槽J16的SHl端、SH2端、SH3端、SH4端和GND端接地，集成电路U18的USB_D-端和USB_D+端接集成电路Ul I，集成电路U18的USB_D_端和USB_D+端接USB集线模块，集成电路U18的USB_D-端接集成电路Ul I的USBDN1_DM端，集成电路U18的USB_D+端接集成电路Ull的USBDN1_DP端。
[0029]如附图22至附图25所示，电源管理模块包括集成电路U2，集成电路U2为型号为WM8310G的电源管理芯片，集成电路U2的PVDDl端接SYSVDD，集成电路U2的PVDD2端接SYSVDD，集成电路U2的PVDDl端经电容C49接地，集成电路U2的PVDD2端经电容C48接地，集成电路U2的USBVMON端接USBVDD，集成电路U2的SYSVM0N端接SYSVDD，集成电路U2的BATTVM0N端接VBAT，集成电路U2的NTCBIAS端经电阻R23接NTCMON端，集成电路U2的NTCMON端接电池J5的2脚，集成电路U2的USBVDDI端、USBVDD2端、USBVDD3端和USBVDD4 端分别接 USBVDD，集成电路 U2 的 USBVDDI 端、USBVDD2 端、USBVDD3 端和 USBVDD4 端分别经电容C53接地，集成电路U2的SYSVDDI端、SYSVDD2-A端、SYSVDD2-B端、SYSVDD3-A端、SYSVDD3-B端、SYSVDD4端连接，集成电路U2的SYSVDD1端接SYDVDD，集成电路U2的SYSVDDI端经电容C55接地，集成电路U2的SYSVDD1端接集成电路U3的2脚和3脚，集成电路U2的SYSVDD1端接集成电路U3的7脚和6脚，集成电路U3为SI6913DQ，集成电路U3的I脚接集成电路U2的WALLVDD端，集成电路U3的I脚接5V，集成电路U3的I脚经并联的电容C54和二极管Dl接地，集成电路U3的I脚经保险丝Fl接电池J4的I脚，电池J4的2脚和3脚接地，集成电路U3的4脚接集成电路U2的WALLENA端，集成电路U3的5脚接集成电路U2的BATTFETENA端，集成电路U3的8脚接集成电路U2的BATTVDD1端和BATTVDD2端，集成电路U3的8脚接VBAT，集成电路U3的8脚经电容C59接地，集成电路U3的8脚接电池J5的I脚，电池J5的3脚接地，集成电路U2的GP1l端接主板Ul的XPWRRGT0N端，集成电路 U2 的 GP102 端接主板 Ul 的 XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2 端，集成电路 U2 的 GP103 端接主板 Ul 的 XmsmADDR3/CAM_B_D3/CF_10RDY/TS_SYNC/GPJ0_3 端；
集成电路U2的DClVDD-A端接DClVDD-B端，集成电路U2的DClVDD-A端接SYSVDD，集成电路U2的DClVDD-A端经并联的电容C13和电容C17接地，集成电路U2的DClFB端经电感LI接DClLX-A端，集成电路U2的DClLX-A端接DClLX-B端，集成电路U2的DClLX-A端接电感LI的一端，电感LI的另一端接1.25V，电感LI的另一端经并联的电容C21和C15接集成电路U2的DClGND-A端，集成电路U2的DClGND-A端接DClGND-B端，集成电路U2的DClGND-A端接地，集成电路U2的DC2VDD-A端接DC2VDD-B端，集成电路U2的DC2VDD-A端接SYSVDD，集成电路U2的DC2VDD-A端经并联的电容C24和电容C16接地，集成电路U2的DC2FB端经电感L2接DC2LX-A端，集成电路U2的DC2LX-A端接DC2LX-B端，集成电路U2的DC2LX-A端接电感L2的一端，电感L2的另一端接1.1V，电感LI的另一端经并联的电容C27和C28接集成电路U2的DC2GND-A端，集成电路U2的DC2GND-A端接DC2GND-B端，集成电路U2的DC2GND-A端接地，集成电路U2的DC3VDD-A端接DC3VDD-B端，集成电路U2的DC3VDD-A端接SYSVDD，集成电路U2的DC3VDD-A端经并联的电容C34和电容C33接地，集成电路U2的DC3FB端经电感L3接DC3LX-A端，集成电路U2的DC3LX-A端接DC3LX-B端，集成电路U2的DC3LX-A端接电感L3的一端，电感L3的另一端接1.8V,电感LI的另一端经并联的电容C37和C38接集成电路U2的DC3GND-A端，集成电路U2的DC3GND-A端接DC3GND-B端，集成电路 U2 的 GND7-11 端、GND7-10 端、DC4GND 端、GNDl 端、GND2-1 端、GND2-2 端、GND2-3 端、GND2-4 端、GND2-5 端、GND2-6 端、GND2-7 端、GND2-8 端、GND2-9 端、GND2-10 端、GND2-11 端、GND2-12 端、GND2-13 端、GND2-14 端、GND2-15 端、GND2-16 端、GND3 端、GND4-1 端、GND4-2端、GND4-3 端、GND4-4 端、GND4-5 端、GND4-6 端、GND4-7 端、GND4-8 端、GND5 端、GND6 端、GND7-1 端、GND7-2 端、GND7-3 端、GND7-4 端、GND7-5 端、GND7-6 端、GND7-7 端、GND7-8 端和GND7-9端接地；
集成电路U2的DBVDDl-1端、DBVDD2-2端、DBVDD2端和DBVDD3端连接，集成电路U2的DBVDDl-1 端、DBVDD2-2 端、DBVDD2 端和 DBVDD3 端接 DBVDD，集成电路 U2 的 DBVDDl-1 端经电容C51接地，集成电路U2的DBVDD2端经电容C50接地，集成电路U2的DBVDD3端经电容C52接地，集成电路U2的DBGND-1端、DBGND-2端、DBGND-3端和DBGND-4端接地，集成电路U2的RESET端接主板Ul的XnRESET端，集成电路U2的CIFMODE端、SDOUTl端、CS端连接后接地，集成电路U2的SCLKl端经电阻R24接DBVDD，集成电路U2的SDAl端经电阻R25接DBVDD，集成电路U2的SCLKl端接主板Ul的Xi2cSCL2/IEM_SPWI/GPDl_5端，集成电路U2的SDAl端接主板Ul的Xi2cSDA2/IEM_SCLK/GPDl_4端，集成电路U2的SCLK2端经电阻R26接DBE VCC,集成电路U2的SDA2端经电阻R27接DBE VCC,集成电路U2的SCLK2端接集成电路U4的SCL端，集成电路U2的SDA2端接集成电路U4的SDA端，集成电路U4的型号为24AA32A，集成电路U4的AO端、Al端、A2端和GND端接地，集成电路U4的WP端接地，集成电路U4的VCC端接DBE VCC,集成电路U2的VREFC端经电容C60接地，集成电路U2的IREFR端经电阻R28接地，集成电路U2的REFGND端接地，集成电路U2的ISINKGND-1端、ISINKGND-2端和X0SCGND端接地，集成电路U2的XTI端经晶振X5接XTO端，集成电路U2的XTI端经电容C56接地，集成电路U2的XTO端经电容C58接地，集成电路U2的IRQ端接主板 Ul 的 XEINT2/GPH0_2 端；
集成电路U2的LD01VDD端接SYSVDD，集成电路U2的LD01VDD端、LD02VDD端、LD03VDD端、LD04VDD端、LD05VDD端、LD06VDD端、LD07VDD端和LD08VDD端连接，集成电路U2的LD01VDD端经电容C14接地，集成电路U2的LD02VDD端经电容C19接地，集成电路U2的LD03VDD端经电容C22接地，集成电路U2的LD04VDD端经电容C26接地，集成电路U2的LD05VDD端经电容C29接地，集成电路U2的LD06VDD端经电容C31接地，集成电路U2的LD07VDD端经电容C35接地，集成电路U2的LD08VDD端经电容C39接地，集成电路U2的LD09VDD端经电容C41接地，集成电路U2的LD010VDD端经电容C44接地，集成电路U2的LD01V0UT端接2.8V，集成电路U2的LD01V0UT端经电容C18接地，集成电路U2的LD02V0UT端接1.8V，集成电路U2的LD02V0UT端经电容C20接地，集成电路U2的LD03V0UT端接1.8V,集成电路U2的LD03V0UT端经电容C23接地，集成电路U2的LD04V0UT端接1.8V，集成电路U2的LD04V0UT端经电容C25接地，集成电路U2的LD05V0UT端接1.1V，集成电路U2的LD05V0UT端经电容C30接地，集成电路U2的LD06V0UT端接2.8V，集成电路U2的LD06V0UT端经电容C32接地，集成电路U2的LD07V0UT端接1.1V，集成电路U2的LD07V0UT端经电容C36接地，集成电路U2的LD08V0UT端接3.3V，集成电路U2的LD08V0UT端经电容C40接地，集成电路U2的LD09V0UT端接3.3V，集成电路U2的LD09V0UT端经电容C42接地，集成电路U2的LD010V0UT端接3.3V，集成电路U2的LD010V0UT端经电容C43接地，集成电路U2的LDOl 1V0UT端接1.1V，集成电路U2的LDOl 1V0UT端经电容C45接地，集成电路U2的LD012V0UT端接DBE_VCC，集成电路U2的LD012V0UT端经电容C46接地，集成电路U2的LDO13VOUT端接2.5V,集成电路U2的LD013V0UT端经电容C47接地。
[0030]如附图20所示，纵向云台控制电路包括RS485接口电路，RS485接口电路包括集成电路U12，集成电路U12的型号为MAX3485，集成电路U12的RO端接主板Ul的XURXDO/GPA0_0端，集成电路U12的/RE端接DE端后接主板Ul的XEINT16/KP_C0L0/GPH2_0端，集成电路U12的DI端接主板Ul的XUTXD0/GPA0_1端，集成电路U12的VDD端接3.3V，集成电路U12的VDD端经电容C102接地，集成电路U12的B端经电阻R63接地，集成电路U12的B端经电阻R65接集成电路U12的A端，集成电路U12的A端经电阻R66接3.3V，集成电路U12的A端经电阻R67接电阻R71的一端，电阻R71的另一端接集成电路U16的A端，集成电路U12的B端经电阻R64接电阻R69的一端，电阻R69的另一端经电阻R68接地，电阻R69的另一端接集成电路U16的B端，集成电路U16的型号为MAX3485EESA，集成电路U16的A端经电阻R70接B端，集成电路U16的A端经电阻R72接3.3V，集成电路U16的GND端接地，集成电路U16的/RE端接DE端后接单片机U14的PL 0/RST0UT_L0ff端，单片机U14的型号为STC15W201S，集成电路U16的RO端接单片机U14的P3.0/RxD/INT4/T2CLK0端，集成电路U16的DI端接单片机U14的P3.l/TxD/T2端，单片机U14的P3.7/INT/TxD_2端经电阻R73接 3.3V,单片机 U14 的 P3.6/INT2/RxD_2 端经电阻 R75 接 3.3V,单片机 U14 的 P3.3/INT1端经电阻R74接3.3V，单片机U14的P3.2/INT0端经电阻R76接3.3V，单片机U14的Pl.1端接集成电路U15的IN7端，集成电路U15为继电器驱动器ULN2003LV，单片机U14的TO/Pl.2端接集成电路U15的IN6端，单片机U14的Pl.3端接集成电路U15的IN5端，单片机U14的T0CLK0/P1.4端接集成电路U15的IN4端，单片机U14的Pl.5端接集成电路U15的IN3端，单片机U14的MCLK0/RST/P5.4端接集成电路U15的IN2端，单片机U14的VCC端接3.3V，单片机U14的P5.5端接集成电路U15的INl端，单片机U14的GND端接集成电路U15的GND端接地，集成电路U15的COM端接5.0V，集成电路U15的OUTl端、0UT2端、0UT3端、0UT4端和COM端接步进电机J14。
[0031]如附图19所示，横向云台控制电路包括集成电路U13，集成电路U13为继电器驱动器ULN2003LV，集成电路U13的INl端接主板Ul的XpwmT0UT0/GPD0_0端，集成电路U13的IN2端接主板Ul的XpwmT0UTl/GPD0_l端，集成电路U13的IN3端接主板Ul的XpwmT0UT2/GPD0_2端，集成电路U13的IN4端接主板Ul的XpwmT0UT3/PWM_MIE/GPD20_3端，集成电路U13的GND端接地，集成电路U13的COM端接SYSVDD，集成电路U13的OUTl端、0UT2端、0UT3端、0UT4端和COM端接步进电机JlI。
[0032]本发明云终端用主板电路由软件智能控制，采用双步进电机，步长小，为0.5度，精密程度高。
[0033]如附图15所示，CMOS摄像头模块包括摄像头U17，摄像头的型号为0V3640，摄像头U17的AGND端接地，摄像头U17的S10_D端接主板Ul的Xi2cSDA0/GPDl_0端，摄像头U17的S10_C端接主板Ul的Xi2cSCL0/GPDl_l端，摄像头U17的RESET端接主板Ul的XciFIELD/GPE 1_4端，摄像头U17的VSYNC端接主板Ul的XciVSYNC/GPEO_l端，摄像头U17的PWDN端接地，摄像头U17的HREF端接主板Ul的XciHREF/GPE0_2端，摄像头U17的Y9端接主板Ul 的 XciYDATA7/GPEl_2 端，摄像头 U17 的 XCLK 端接主板 Ul 的 XciCLKenb/GPEl_3 端，摄像头U17的Y8端接主板Ul的XciYDATA6/GPEl_l端，摄像头U17的DGND端接地，摄像头U17的Y7端接主板Ul的XciYDATA5/GPEl_0端，摄像头U17的PCLK端接主板Ul的XciPCLK/GPE0_0端，摄像头U17的Y6端接主板Ul的XciYDATA4/GPE0_7端，摄像头U17的Y2端接主板 Ul 的 XciYDATA0/GPE0_3 端，摄像头 U17 的 Y5 端接主板 Ul 的 XciYDATA3/GPE0_6 端，摄像头U17的Y3端接主板Ul的XciYDATAl/GPE0_4端，摄像头U17的Y4端接主板Ul的XciYDATA2/GPE0_5端，摄像头U17的Yl端接3.3V，摄像头U17的YO端接地。
[0034]CMOS摄像头模块还包括摄像头电源电路，如附图16所示，摄像头电源电路包括集成电路U20、集成电路U21、集成电路U22，集成电路U20的型号为EMP8734-28VF05GRR，集成电路U21的型号为EMP8734-15VF05GRR，集成电路U22的型号为EMP8734-18VF05GRR，集成电路U20的Vin端接5.0V,集成电路U20的Vin端接EN端，集成电路U20的Vin端经电容ClOO接地，集成电路U20的GND端接地，集成电路U20的Vout端接2.8V，集成电路U20的Vout端经电容ClOl接地，集成电路U20的Vout端接磁珠的一端，磁珠的另一端经并联的电容C102和电容C103接地，磁珠的另一端接摄像头U17的AVDD端；集成电路U21的Vin端接3.3V，集成电路U21的Vin端接EN端，集成电路U21的Vin端经电容C104接地，集成电路U21的GND端接地，集成电路U21的Vout端经并联的电容C105和电容C106接地，集成电路U21的Vout端接摄像头U17的DVDD (1.5V)端；集成电路U22的Vin端接3.3V，集成电路U22的Vin端接EN端，集成电路U22的Vin端经电容C107接地，集成电路U22的GND端接地，集成电路U22的Vout端经并联的电容C108、电容C109、电容CllO和电容Clll接地，集成电路U22的Vout端接摄像头U17的DOVDD (1.8V)端。
[0035]CMOS摄像头模块还包括受光照度控制的电源电路，如附图21所示，受光照度控制的电源电路包括集成电路U19，集成电路U19的型号为EML3023-00VF05NRR，集成电路U19的Vin端经电容Cl 12接地，集成电路U19的Vin端经电阻R59接EN端，集成电路U19的EN端经电阻R75接三极管Ql的集电极，三极管Ql的发射极经电阻R61接地，三极管Ql的基极经电阻R60接地，三极管Ql的基极接光敏三极管Q2的发射极，光敏三极管Q2的集电极接SYSVDD，集成电路U19的VSS端接地，集成电路U19的SW端接电感L4的一端，电感L4的另一端经并联的电容C113和电阻R62后再经电阻R63接地，电感L4的另一端经电容C114接地，集成电路U19的FB端经电阻R63接地，集成电路U19的EN端接集成电路U8的GP106端。
[0036]以上所述仅仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种云终端用主板电路,其特征在于:所述主板电路包括主板U1，主板Ul的XOMO端经电阻R7接地，主板Ul的XOMl端经插座J3接地，主板Ul的X0M2端经电阻R6接地，主板Ul的X0M3端经电阻R5接地，主板Ul的X0M4端经电阻R4接地，主板Ul的X0M5端经电阻R3接地，主板Ul的XOMl端经电阻Rl接VDD_10，主板Ul的X0M2端经插座J2接VDD_10，主板Ul的X0M3端经插座Jl接VDD_10，主板Ul的XXTI端经电容Cl接地，主板Ul的XXTO端经电容C2接地，主板Ul的XXTI端经电阻R8接XXTO端，主板Ul的XXTI端经晶振Xl接XXTO端，主板Ul的XusbXTI端经电容C7接地，主板Ul的XusbXTO端经电容C8接地，主板Ul的XusbXTI端经电阻Rl接XusbXTO端，主板Ul的XusbXTI端经晶振X4接XusbXTO端，主板Ul的hdmiXTI端经电容C4接地，主板Ul的hdmiXTO端经电容C6接地，主板Ul的hdmiXTI端经电阻R13接X hdmiXTO端，主板Ul的hdmiXTI端经晶振X3接hdmiXTO端，主板Ul的XuhREXT端经电阻RlO接地，主板Ul的XuoREXT端经电阻R12接地，主板Ul的NC/EPLL端经电容C9接地，主板Ul的XDACIREF端经电阻R22接地，主板Ul的XDACVREF端经电容C12接地，主板Ul的XDACC0MP端经电容Cll接地，主板Ul的XmipiVREG_0P4V端经电容ClO接地，主板Ul的XHDMIREXT端经电阻R21接地。
2.如权利要求1所述的一种云终端用主板电路，其特征在于:所述主板Ul的型号为S5PV210AH-A0ο
3.如权利要求2所述的一种云终端用主板电路，其特征在于:所述主板Ul的XURXDO/GPA0_0 端、XUTXD0/GPA0_1 端、XEINT16/KP_C0L0/GPH2_0 端、XpwmT0UT0/GPD0_0 端、XpwmT0UTl/GPD0_l 端、XpwmT0UT2/GPD0_2 端和 XpwmT0UT3/PWM_MIE/GPD20_3 端接有云台控制电路，主板Ul的XURXD1/GPA0_4端和XUTXD1/GPA0_5端接有Zigbee模块，主板Ul的XuhDP端和XuhDM端接有USB集线模块，主板Ul的Xi2sSCLKl/PCM_SCLKl/AC97BITCLK/GPC0_0 端、Xi2sCDCLKI/PCM_EXTCLKI/AC97RESETn/GPC0_I 端、Xi2sLRCKl/PCM_FSYNC1/AC97SYNC/GPC0_2 端、Xi2sSDIl/PCM_SINl/AC97SDI/GPC0_3 端和 Xi2sSD01/PCM_S0UT1/AC97SD0/GPC0_4 端接有音频模块和 3G/4G 模块，主板 Ul 的 Xmmc0CLK/GPG0_0端、Xmmc0CMD/GPG0_l 端、Xmmc0CDn/GPG0_2 端、Xmmc0DATA0/GPG0_3 端、XmmcODATAI/GPG0_4端、Xmmc0DATA2/GPG0_5 端和 Xmmc0DATA3/GPG0_6 端接 SD 卡，主板 Ul 的 Xi2cSDA0/GPDl_0端、Xi2cSCL0/GPDl_l 端、XciPCLK/GPE0_0 端、XciVSYNC/GPEO_l 端、XciHREF/GPE0_2 端、XciYDATA0/GPE0_3 端、XciYDATAl/GPE0_4 端、XciYDATA2/GPE0_5 端、XciYDATA3/GPE0_6端、XciYDATA4/GPE0_7 端、XciYDATA5/GPEl_0 端、XciYDATA6/GPEl_l 端、XciYDATA7/GPEl_2端、XciCLKenb/GPEl_3 端和 XciFIELD/GPEl_4 端接有 CMOS 摄像头模块，主板 Ul 的 XnRESET端、XPWRRGT0N 端、XEINT2/GPH0_2 端、Xi2cSDA2/IEM_SCLK/GPDl_4 端、Xi2cSCL2/IEM_SPWI/GPD 1_5 端、XmsmADDR2/CAM_B_D2/CF_ADDR2/TS_CLK/GPJ0_2 端和 XmsmADDR3/CAM_B_D3/CF_10RDY/TS_SYNC/GPJ0_3端接有电源管理模块。
【文档编号】H04B1/40GK104242977SQ201410356413
【公开日】2014年12月24日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】马曰武, 范蔚, 于勇, 张迎春 申请人:山东中鸿云计算技术有限公司