网络设备及用于网络设备的phy芯片访问方法
【专利摘要】本发明公开了一种网络设备及用于网络设备的PHY芯片访问方法。基于本发明，主用和备用的转发板都可以通过逻辑管理总线平等地发起对接口板的PHY芯片的访问，并且，本发明还可以管理各转发板对访问控制权的获取及释放、并依据访问控制权的管理状态控制接口板的PHY芯片择一地与获取访问控制权的转发板通过PHY管理总线导通。因此，本发明能够使得备用的转发板对接口板的PHY芯片的访问无需依赖于主用的转发板的CPU，从而降低主用的转发板的CPU占用率、并提高对PHY芯片的访问效率。而且，对于接口板中存在多块PHY芯片的情况，本发明能够支持不同转发板同时对多块PHY芯片的并发访问，从而极大提高对PHY芯片的访问效率。
【专利说明】网络设备及用于网络设备的PHY芯片访问方法
【技术领域】
[0001]本发明涉及转发技术，特别涉及一种网络设备、以及一种用于网络设备的PHY(物理层)芯片访问方法。
【背景技术】
[0002]为保证网络设备的高可靠性和业务快速恢复性，现有的网络设备中通常都采用冗余转发架构。所谓的冗余转发架构是指:网络设备中包括至少两块转发板，其中一块为主用转发板、其余为备用转发板，并且，对于每一次数据转发，上行的接口板会向主用、备用转发板同时发送数据，由主用、备用转发板同时进行转发，再由下行的接口板择一地从主用转发板接收转发而来的数据，从而，当主用转发板失效时，下行的接口板只需改为从备用转发板接收数据，即可使转发业务快速切换至备用转发板。
[0003]在上述冗余转发架构中，主用、备用转发板都需要获取接口板的PHY芯片中的PHY信息，但却只有主用转发板的CPU有权访问接口板中的PHY芯片，而备用转发板只能通过主用转发板的CPU对PHY芯片的代理访问才能够获取PHY信息，因而额外增加了主用转发板的CPU占用率、并降低了对PHY芯片的访问效率。
【发明内容】
[0004]有鉴于此，本发明提供了一种网络设备、以及一种用于网络设备的PHY芯片访问方法。
[0005]本发明提供的一种网络设备，包括用于实现冗余转发的至少两块转发板、以及向至少两块转发板冗余发送并从至少两块转发板择一接收的接口板，至少两块转发板包括一块主用转发板和至少一块备用转发板，接口板中具有至少一块PHY芯片，接口板中设置有一控制逻辑装置、以及与本板的PHY芯片一一对应的开关装置，其中，针对接口板的每块PHY芯片:
[0006]控制逻辑装置与各转发板之间分别连接有对应的逻辑管理总线，用于识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放；
[0007]对应的开关装置与各转发板以及该PHY芯片之间分别连接有PHY管理总线，用于将各转发板择一地与该PHY芯片通过PHY管理总线导通；
[0008]以及，控制逻辑装置与对应的开关装置通过控制信号线相连，用于依据对该PHY芯片的访问控制权的管理状态控制对应的开关装置的导通状态。
[0009]优选地，控制逻辑装置与各转发板之间进一步连接有主备标识总线，用于识别各转发板的主备状态，以在有主用转发板和备用转发板同时发起对同一个PHY芯片的访问时优先允许主用转发板获取对应的访问控制权。
[0010]优选地，针对本板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则控制逻辑装置拒绝该转发板发起的访问。
[0011]优选地，针对本板的每块PHY芯片，控制逻辑装置中包括对应的访问接口组，该访问接口组中的各访问接口分别与各转发板通过逻辑管理总线相连，其中:
[0012]当访问接口组中的任意访问接口被连接该访问接口的转发板读取时，表示连接该访问接口的转发板发起了对该访问接口组所对应的PHY芯片的访问；
[0013]若访问接口组对应的PHY芯片的访问控制权处于释放的状态，则被读取的访问接口返回读成功响应，以允许该转发板获取访问接口组对应的PHY芯片的访问控制权；
[0014]若访问接口组对应的PHY芯片的访问控制权处于获取的状态，则被读取的访问接口返回读失败响应，以拒绝该转发板获取访问接口组对应的PHY芯片的访问控制权；
[0015]当访问接口组中的任意访问接口被写入时，表示通过逻辑管理总线连接该访问接口的转发板释放了对该访问接口组所对应的PHY芯片的访问。
[0016]优选地，针对本板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则控制逻辑装置将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
[0017]优选地，针对本板的每块PHY芯片，控制逻辑装置中包括对应的访问接口组，该访问接口组中的各访问接口分别与各转发板通过逻辑管理总线相连，其中:
[0018]当访问接口组中的任意访问接口被连接该访问接口的转发板读取时，表示连接该访问接口的转发板发起了对该访问接口组所对应的PHY芯片的访问；
[0019]若访问接口组对应的PHY芯片的访问控制权处于释放的状态，则被读取的访问接口返回读成功响应，以允许该转发板获取访问接口组对应的PHY芯片的访问控制权；
[0020]若访问接口组对应的PHY芯片的访问控制权处于获取的状态，则被读取的访问接口延迟至该PHY芯片的访问控制权被释放后再返回读成功响应，以挂起该转发板对该PHY发起的访问、直至对该PHY芯片的访问控制权被释放；
[0021 ] 当访问接口组中的任意访问接口被写入时，表示通过逻辑管理总线连接该访问接口的转发板释放了对该访问接口组所对应的PHY芯片的访问。
[0022]优选地，控制逻辑装置中进一步包括逻辑锁和开关控制器，其中，逻辑锁用于记录本板的各PHY芯片的访问控制权的管理状态、并依据记录的管理状态触发各访问接口的响应；开关控制器用于依据逻辑锁中记录的管理状态，控制对应的开关装置将获取了任意PHY芯片的访问控制权的转发板与该PHY芯片通过PHY管理总线导通、将释放了对任意PHY芯片的访问控制权的转发板与该PHY芯片之间的PHY管理总线断开。
[0023]优选地，控制逻辑装置中进一步包括主备状态管理器，该主备状态管理器与各转发板通过主备标识总线连接，用于通过主备标识总线识别并记录各转发板的主备状态；以及，当有多于一个转发板同时发起对同一个PHY芯片的访问时，逻辑锁通过查询主备状态识别器识别多于一个转发板的主备状态、并优先允许主用转发板获取该PHY芯片的访问控制权。
[0024]本发明提供的一种用于网络设备的PHY芯片访问方法，该网络设备包括用于实现冗余转发的至少两块转发板、以及向至少两块转发板冗余发送并从至少两块转发板择一接收的接口板，至少两块转发板包括一块主用转发板和至少一块备用转发板，接口板中具有至少一块PHY芯片，针对接口板的每块PHY芯片，所述的PHY芯片访问方法包括:
[0025]通过与各转发板之间的逻辑管理总线识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放；
[0026]依据对该PHY的访问控制权的管理状态，控制各转发板择一地与该PHY芯片通过PHY管理总线导通。
[0027]优选地，针对接口板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则所述的PHY芯片访问方法拒绝该转发板发起的访问。
[0028]优选地，针对接口板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则所述的PHY芯片访问方法将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
[0029]优选地，所述的PHY芯片访问方法进一步通过主备标识总线识别各转发板的主备状态，以在有主用转发板和备用转发板同时发起对同一个PHY芯片的访问时优先允许主用转发板获取对应的访问控制权。
[0030]由此可见，基于本发明，主用和备用的转发板都可以通过逻辑管理总线平等地发起对接口板的PHY芯片的访问，并且，本发明还可以管理各转发板对访问控制权的获取及释放、并依据访问控制权的管理状态控制接口板的PHY芯片择一地与获取访问控制权的转发板通过PHY管理总线导通。因此，本发明能够使得备用的转发板对接口板的PHY芯片的访问无需依赖于主用的转发板的CPU，从而降低主用的转发板的CPU占用率、并提高对PHY芯片的访问效率。而且，本发明从根本上改变了备用的转发板通过主用的转发板的串行代理访问方式，并形成了主用和备用的转发板之间的平等的并行访问方式，因而对于接口板中存在多块PHY芯片的情况，能够打破串行代理访问方式的局限性，并支持不同转发板同时对多块PHY芯片的并发访问，从而能够极大提高对PHY芯片的访问效率。
【专利附图】
【附图说明】
[0031]图1为本发明实施例中的网络设备的示例性结构示意图；
[0032]图2为图1中示出的控制逻辑装置的优选结构示意图；
[0033]图3为本发明实施例中的网络设备的扩展结构示意图；
[0034]图4为图3中示出的控制逻辑装置的优选结构示意图；
[0035]图5为本发明实施例中用于网络设备的PHY芯片访问方法的示例性流程示意图；
[0036]图6a和图6b为如图5所示的示例性流程的优选实例示意图；
[0037]图7a和图7b为如图5所示的示例性流程的扩展实例示意图。
【具体实施方式】
[0038]为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
[0039]请参见图1，本实施例中的网络设备包括用于实现冗余转发的至少两块转发板，其中，至少两块转发板包括一块主用转发板和至少一块备用转发板(即图1中被标识为“主用”的转发板I和标识为“备用”的转发板2)，主用转发板与备用转发板之间连接有板间通信总线。为了简化图1中的视图表达，在图1中将至少一块备用转发板省略表示为一块(即图1中被标识为“备用”的转发板2)，但无论网络设备中实际包含的备用转发板的数量如何，每一块备用转发板均可以采用与图1中示出的一块备用转发板的相同原理予以实现。
[0040]请再参见图1，本实施例中的网络设备还包括用于向至少两块转发板冗余发送、并从至少两块转发板择一接收的接口板，其中，接口板中具有至少一块PHY芯片、一控制逻辑装置、以及与本板的PHY芯片一一对应的开关装置。为了简化图1中的视图表达，在图1中仅示出了一块接口板、并将该接口板所具有的至少一块PHY芯片省略表示为两块(即图1中的PHYl和PHY2)，开关装置相应地被设置为两个，但无论网络设备中实际包含的接口板的数量如何、接口板所具有的PHY芯片的数量如何，每一块接口板针对其所有的PHY芯片均可以采用与图1中示出的接口板相同的原理予以实现。另外，控制逻辑装置和与PHY芯片数量相同的开关装置可以集成于同一片物理芯片中，或者，与PHY芯片数量相同的开关装置也可以为独立于控制逻辑装置的开关器件。
[0041]在具有如图1所示的上述结构的网络设备中，针对接口板的每块PHY芯片:
[0042]控制逻辑装置与各转发板之间分别连接有对应的逻辑管理总线，例如PCI (Peripheral Component Interconnect,周边原件互连)总线，用于识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放，即，各转发板均通过逻辑管理总线向控制逻辑装置获取或释放对该PHY芯片的访问控制权，控制逻辑装置在任意时刻均只允许一块转发板获取对该PHY芯片的访问控制权、并允许每块转发板在任意时刻释放对该PHY芯片的访问控制权；
[0043]该PHY芯片对应的开关装置与各转发板以及该PHY芯片之间分别连接有PHY管理总线，例如SMI (Serial Management Interface,串行管理接口)总线,用于将各转发板择一地与该PHY芯片通过PHY管理总线导通，即，该PHY芯片对应的开关装置在任意时刻最多只能允许一块转发板与该PHY芯片通过PHY管理总线导通；
[0044]以及，控制逻辑装置与该PHY芯片对应的开关装置通过控制信号线相连，用于依据对该PHY芯片的访问控制权的管理状态控制对应的开关装置的导通状态，S卩，控制逻辑装置控制该PHY芯片对应的开关装置将获得了对该PHY芯片的访问控制权的转发板与该PHY芯片通过PHY管理总线导通、将释放了对该PHY芯片的访问控制权的转发板与该PHY芯片之间的PHY管理总线断开。
[0045]如上可见，在本实施例的上述网络设备中，主用和备用的转发板都可以通过逻辑管理总线平等地发起对接口板的PHY芯片的访问，并且，接口板所具有的控制逻辑装置可以管理各转发板对访问控制权的获取及释放、并依据访问控制权的管理状态控制对应的开关装置将PHY芯片择一地与获取访问控制权的转发板通过PHY管理总线导通。
[0046]因此，在本实施例的上述网络设备中，备用的转发板对接口板的PHY芯片的访问无需依赖于主用的转发板的CPU，从而降低主用的转发板的CPU占用率、并提高对PHY芯片的访问效率。
[0047]而且，由于本实施例的上述网络设备从根本上改变了备用的转发板通过主用的转发板的串行代理访问方式，并形成了主用和备用的转发板之间的平等的并行访问方式，因而对于接口板中的PHY芯片多于一块的情况，能够打破串行代理访问方式的局限性，并支持不同转发板同时对多于一块PHY芯片的并发访问，即，控制逻辑装置可以允许两块PHY芯片的访问控制权同时被主用和备用的两块转发板分别获取，从而能够极大提高对PHY芯片的访问效率。
[0048]需要说明的是，在本实施例的网络设备中，虽然主用和备用的转发板都可以通过逻辑管理总线平等地发起对接口板的PHY芯片的访问，但对PHY芯片的配置仍然如现有技术那样只能由主用的转发板执行。
[0049]另外，当任意转发板通过逻辑管理总线向控制逻辑装置获取对PHY芯片的访问控制权时，若对该PHY芯片的访问控制权已被其他转发板获取，则控制逻辑装置此时不会允许该转发板获取对该PHY芯片的访问控制，相应地，控制逻辑装置可以拒绝该转发板发起的访问，或将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
[0050]请参见图2、并同时结合图1，在图1中示出的接口板中，控制逻辑装置针对本板的每块PHY芯片均可以包括对应该PHY芯片的访问接口组，该访问接口组中的各访问接口分别与各转发板通过逻辑管理总线相连。其中:
[0051]当对应该PHY芯片的访问接口组中的任意访问接口被连接该访问接口的转发板读取时，表示连接该访问接口的转发板发起了对该PHY芯片的访问；
[0052]若对该PHY芯片的访问控制权处于释放的状态，则对应的访问接口组中被读取的访问接口返回读成功响应，以允许该访问接口连接的转发板获取该PHY芯片的访问控制权；
[0053]若对该PHY芯片的访问控制权处于获取的状态，则对于采用拒绝该转发板发起的访问的情况，对应的访问接口组中被读取的访问接口返回读失败响应，以拒绝该转发板获取访问接口组对应的PHY芯片的访问控制权；而对于采用将该转发板发起的访问挂起的情况，对应的访问接口组中被读取的访问接口延迟至该PHY芯片的访问控制权被释放后再返回读成功响应，而在该PHY芯片的访问控制权被释放之前既不返回读成功响应、也不返回读失败响应，以使逻辑管理总线处于等待响应的挂起状态，从而挂起该转发板对该PHY发起的访问、直至对该PHY芯片的访问控制权被释放；
[0054]当访问接口组中的任意访问接口被写入时，表示通过逻辑管理总线连接该访问接口的转发板释放了对该访问接口组所对应的PHY芯片的访问。
[0055]如图2所示的访问接口组中的各访问接口可以是具有逻辑处理能力、并包括能够被读写的寄存器，访问接口对转发板的读写操作的识别、以及读成功或读失败均可以是基于其自身的逻辑处理能力来实现的，而转发板对访问接口的读写操作则具体可以理解为对访问接口中的寄存器的读写操作。
[0056]仍参见图2，在图1中示出的接口板中，控制逻辑装置针对本板的每块PHY芯片还可以包括逻辑锁和开关控制器，其中，逻辑锁用于记录各PHY芯片的访问控制权的管理状态、并依据记录的管理状态触发各访问接口组中的访问接口的响应，开关控制器则用于依据逻辑锁中记录的管理状态，控制各PHY芯片对应的开关装置将获得了对该PHY芯片的访问控制权的转发板与该PHY芯片通过PHY管理总线导通、将释放了对该PHY芯片的访问控制权的转发板与该PHY芯片之间的PHY管理总线断开。相应地:
[0057]对应任意PHY芯片的访问接口组中的每个访问接口在被转发板读取时，均可以从逻辑锁查询到需要被访问的该PHY芯片的访问控制权的管理状态，即获取状态或释放状态；
[0058]若对该PHY芯片的访问控制权处于释放的状态，则逻辑锁将其记录的该PHY芯片的访问控制权的管理状态置为获取状态、并记录获取该PHY芯片的访问控制权的转发板，以及，触发被读取的访问接口返回读成功响应；
[0059]若对该PHY芯片的访问控制权处于获取的状态，则对于采用拒绝该转发板发起的访问的情况，逻辑锁可以触发被读取的访问接口返回读失败响应；而对于采用将该转发板发起的访问挂起的情况，逻辑锁可以延迟至该PHY芯片的访问控制权被释放后再触发被读取的访问接口返回读成功响应，而在该PHY芯片的访问控制权被释放之前不触发被读取的访问接口进行任何响应；
[0060]对应任意PHY芯片的访问接口组中的每个访问接口在被转发板写入时，逻辑锁将其记录的该PHY芯片的访问控制权的管理状态置为释放状态、并将获取该PHY芯片的访问控制权的转发板的记录删除。
[0061]此外，理论上还存在一种极端的情况，即至少两块转发板同时发起对同一块接口板中的同一块PHY芯片的访问。对于这种极端情况，本实施例可以采用主用的转发板优先获取访问控制权的方式，而对于同时发起访问的至少两块转发板均为备用的转发板的情况，可以随机允许其中一块获取该PHY芯片的访问控制权。
[0062]请参见图3，对于主用的转发板优先获取访问控制权的情况，相比于图1中示出的结构，控制逻辑装置与各转发板之间进一步连接有主备标识总线(图3中以虚线表示主备标识总线)，用于识别各转发板的主备状态，以在有主用转发板和备用转发板同时发起对同一个PHY芯片的访问时优先允许主用转发板获取对应的访问控制权。
[0063]相应地，请再参见图4、并同时结合图3，若控制逻辑装置与各转发板之间进一步连接有主备标识总线，则控制逻辑装置中可以进一步包括主备状态管理器，该主备状态管理器与各转发板通过主备标识总线连接，以通过主备标识总线识别并记录各转发板的主备状态，以供逻辑锁查询。相应地，当对应每个PHY芯片的访问接口组中的至少两个访问接口被同时读取、并查询向对应该PHY芯片的逻辑锁查询该PHY芯片的访问控制权的管理状态时，逻辑锁可以向主备状态管理器查询到上述至少两个访问接口所连接的转发板中是否存在主用的转发板；
[0064]若存在主用的转发板，则逻辑锁优先允许主用的转发板所连接的访问接口返回读成功响应，即，将其记录的该PHY芯片的访问控制权的管理状态置为获取状态、并记录主用的转发板为获取该PHY芯片的访问控制权的转发板，以及，触发主用的转发板所连接的访问接口返回读成功响应，与此同时，对备用的转发板所连接的访问接口按照前文所述的拒绝访问或挂起访问的方式执行相应的操作；
[0065]若均为备用的转发板，则逻辑锁随机选取一个转发板所连接的访问接口允许其返回读成功响应，即，将其记录的该PHY芯片的访问控制权的管理状态置为获取状态、并记录随机选取的转发板为获取该PHY芯片的访问控制权的转发板，以及，触发随机选取的转发板所连接的访问接口返回读成功响应，与此同时，对其余的转发板所连接的访问接口按照前文所述的拒绝访问或挂起访问的方式执行相应的操作对。
[0066]以上是对本实施例中的网络设备的详细说明。基于与上述网络设备相同的工作原理，本实施例还提供了一种用于网络设备的PHY芯片访问方法。
[0067]本实施例中的用于网络设备的PHY芯片访问方法，其适用的网络设备包括用于实现冗余转发的至少两块转发板、以及向至少两块转发板冗余发送并从至少两块转发板择一接收的接口板，至少两块转发板包括一块主用转发板和至少一块备用转发板，接口板中具有至少一块PHY芯片。并且，请参见图5，针对接口板的每块PHY芯片，本实施例中用于网络设备的PHY芯片访问方法包括:
[0068]步骤501，通过与各转发板之间的逻辑管理总线识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放。即，各转发板均通过逻辑管理总线获取或释放对该PHY芯片的访问控制权，任意时刻均只有一块转发板被允许获取对该PHY芯片的访问控制权、且每块转发板在任意时刻均被允许释放对该PHY芯片的访问控制权。
[0069]步骤502，依据对该PHY的访问控制权的管理状态，控制各转发板择一地与该PHY芯片通过PHY管理总线导通。即，获得了对该PHY芯片的访问控制权的转发板与该PHY芯片通过PHY管理总线导通、释放了对该PHY芯片的访问控制权的转发板与该PHY芯片之间的PHY管理总线断开。
[0070]如上可见，在本实施例的PHY芯片访问方法中，主用和备用的转发板都可以通过逻辑管理总线平等地发起对接口板的PHY芯片的访问，并且，该PHY芯片访问方法可以管理各转发板对访问控制权的获取及释放、并依据访问控制权的管理状态控制PHY芯片择一地与获取访问控制权的转发板通过PHY管理总线导通。
[0071]因此，基于本实施例的PHY芯片访问方法，备用的转发板对接口板的PHY芯片的访问无需依赖于主用的转发板的CPU，从而降低主用的转发板的CPU占用率、并提高对PHY芯片的访问效率。
[0072]而且，由于本实施例的PHY芯片访问方法从根本上改变了备用的转发板通过主用的转发板的串行代理访问方式，并形成了主用和备用的转发板之间的平等的并行访问方式，因而对于接口板中的PHY芯片多于一块的情况，能够打破串行代理访问方式的局限性，并支持不同转发板同时对多于一块PHY芯片的并发访问，S卩，该PHY芯片访问方法可以允许两块PHY芯片的访问控制权同时被主用和备用的两块转发板分别获取，从而能够极大提高对PHY芯片的访问效率。
[0073]在上述PHY芯片访问方法中，针对接口板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则该PHY芯片访问方法可以拒绝该转发板发起的访问，或者，该PHY芯片访问方法还可以将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
[0074]请参见图6a,上述PHY芯片访问方法的如图5所示的示例性流程可以具体表示为:
[0075]步骤611，当有转发板通过逻辑管理总线发起对PHY芯片的访问时，判断该PHY芯片的访问控制权的管理状态，若为获取状态，则执行步骤612，若为释放状态，则执行步骤613。
[0076]步骤612，拒绝该转发板发起的访问，然后结束当前流程。
[0077]步骤613，将该PHY芯片的访问控制权的管理状态置为获取状态，并将该转发板与该PHY芯片通过PHY管理总线导通，然后等待执行步骤614。
[0078]步骤614，当有转发板通过逻辑管理总线释放PHY芯片的访问控制权时，将该PHY芯片的访问控制权的管理状态置为释放状态，然后结束当前流程。
[0079]请参见图6b，上述PHY芯片访问方法的如图5所示的示例性流程还可以具体表示为:
[0080]步骤621，当有转发板通过逻辑管理总线发起对PHY芯片的访问时，判断该PHY芯片的访问控制权的管理状态，若为获取状态，则执行步骤622，若为释放状态，则执行步骤623。
[0081 ] 步骤622，将该转发板对该PHY芯片发起的访问挂起，然后返回步骤621、等待该PHY芯片的访问控制权被释放。
[0082]步骤623，将该PHY芯片的访问控制权的管理状态置为获取状态，并将该转发板与该PHY芯片通过PHY管理总线导通，然后等待执行步骤624。
[0083]步骤624，当有转发板通过逻辑管理总线释放PHY芯片的访问控制权时，将该PHY芯片的访问控制权的管理状态置为释放状态，然后结束当前流程。
[0084]另外，上述PHY芯片访问方法进一步通过主备标识总线识别各转发板的主备状态，从而，当有主用的转发板和备用的转发板同时发起对同一个PHY芯片的访问时，可以优先允许主用转发板获取对应的访问控制权。而对于至少两块备用的转发板同时发起对同一个PHY芯片的访问时，该PHY芯片访问方法可以随机允许其中一块转发板获取对应的访问控制权。
[0085]相应地，请参见图7，上述PHY芯片访问方法的如图5所示的示例性流程可以进一步具体表示为:
[0086]步骤711，当有转发板通过逻辑管理总线发起对PHY芯片的访问时，判断该PHY芯片的访问控制权的管理状态，若为获取状态，则执行步骤712，若为释放状态，则执行步骤713。
[0087]步骤712，拒绝转发板发起的访问，然后结束当前流程。
[0088]步骤713，判断当前是否有多于一块转发板同时发起对该PHY芯片的访问，若是，则执行步骤714，否则执行步骤715。
[0089]步骤714，识别同时发起访问的多于一块转发板的主备状态，并优先针对主用的转发板执行步骤715、针对其余的转发板执行步骤712。
[0090]步骤715，将该PHY芯片的访问控制权的管理状态置为获取状态，并将该转发板与该PHY芯片通过PHY管理总线导通，然后等待执行步骤716。
[0091]步骤716，当有转发板通过逻辑管理总线释放PHY芯片的访问控制权时，将该PHY芯片的访问控制权的管理状态置为释放状态，然后结束当前流程。
[0092]请参见图7b，上述PHY芯片访问方法的如图5所示的示例性流程还可以进一步具体表示为:
[0093]步骤721，当有转发板通过逻辑管理总线发起对PHY芯片的访问时，判断该PHY芯片的访问控制权的管理状态，若为获取状态，则执行步骤622，若为释放状态，则执行步骤623。
[0094]步骤722，将转发板对该PHY芯片发起的访问挂起，然后返回步骤721、等待该PHY芯片的访问控制权被释放。
[0095]步骤723，判断当前是否有多于一块转发板同时发起对该PHY芯片的访问，若是，则执行步骤724，否则执行步骤725。
[0096]步骤724，识别同时发起访问的多于一块转发板的主备状态，并优先针对主用的转发板执行步骤725、针对其余的转发板执行步骤722。
[0097]步骤725，将该PHY芯片的访问控制权的管理状态置为获取状态，并将该转发板与该PHY芯片通过PHY管理总线导通，然后等待执行步骤726。
[0098]步骤726，当有转发板通过逻辑管理总线释放PHY芯片的访问控制权时，将该PHY芯片的访问控制权的管理状态置为释放状态，然后结束当前流程。
[0099]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种网络设备，包括用于实现冗余转发的至少两块转发板、以及向至少两块转发板冗余发送并从至少两块转发板择一接收的接口板，至少两块转发板包括一块主用转发板和至少一块备用转发板，接口板中具有至少一块PHY芯片，其特征在于，接口板中设置有一控制逻辑装置、以及与本板的PHY芯片一一对应的开关装置，其中，针对接口板的每块PHY芯片: 控制逻辑装置与各转发板之间分别连接有对应的逻辑管理总线，用于识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放； 对应的开关装置与各转发板以及该PHY芯片之间分别连接有PHY管理总线，用于将各转发板择一地与该PHY芯片通过PHY管理总线导通； 以及，控制逻辑装置与对应的开关装置通过控制信号线相连，用于依据对该PHY芯片的访问控制权的管理状态控制对应的开关装置的导通状态。
2.根据权利要求1所述的网络设备，其特征在于，控制逻辑装置与各转发板之间进一步连接有主备标识总线，用于识别各转发板的主备状态，以在有主用转发板和备用转发板同时发起对同一个PHY芯片的访问时优先允许主用转发板获取对应的访问控制权。
3.根据权利要求1所述的网络设备，其特征在于，针对本板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则控制逻辑装置拒绝该转发板发起的访问。
4.根据权利要求3所述的网络设备，其特征在于，针对本板的每块PHY芯片，控制逻辑装置中包括对应的访问接口组，该访问接口组中的各访问接口分别与各转发板通过逻辑管理总线相连，其中: 当访问接口组中的任意访问接口被连接该访问接口的转发板读取时，表示连接该访问接口的转发板发起了对该访问接口组所对应的PHY芯片的访问； 若访问接口组对应的PHY芯片的访问控制权处于释放的状态，则被读取的访问接口返回读成功响应，以允许该转发板获取访问接口组对应的PHY芯片的访问控制权； 若访问接口组对应的PHY芯片的访问控制权处于获取的状态，则被读取的访问接口返回读失败响应，以拒绝该转发板获取访问接口组对应的PHY芯片的访问控制权； 当访问接口组中的任意访问接口被写入时，表示通过逻辑管理总线连接该访问接口的转发板释放了对该访问接口组所对应的PHY芯片的访问。
5.根据权利要求1所述的网络设备，其特征在于，针对本板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则控制逻辑装置将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
6.根据权利要求5所述的网络设备，其特征在于，针对本板的每块PHY芯片，控制逻辑装置中包括对应的访问接口组，该访问接口组中的各访问接口分别与各转发板通过逻辑管理总线相连，其中: 当访问接口组中的任意访问接口被连接该访问接口的转发板读取时，表示连接该访问接口的转发板发起了对该访问接口组所对应的PHY芯片的访问； 若访问接口组对应的PHY芯片的访问控制权处于释放的状态，则被读取的访问接口返回读成功响应，以允许该转发板获取访问接口组对应的PHY芯片的访问控制权； 若访问接口组对应的PHY芯片的访问控制权处于获取的状态，则被读取的访问接口延迟至该PHY芯片的访问控制权被释放后再返回读成功响应，以挂起该转发板对该PHY发起的访问、直至对该PHY芯片的访问控制权被释放； 当访问接口组中的任意访问接口被写入时，表示通过逻辑管理总线连接该访问接口的转发板释放了对该访问接口组所对应的PHY芯片的访问。
7.根据权利要求4或6所述的网络设备，其特征在于，控制逻辑装置中进一步包括逻辑锁和开关控制器，其中，逻辑锁用于记录本板的各PHY芯片的访问控制权的管理状态、并依据记录的管理状态触发各访问接口的响应；开关控制器用于依据逻辑锁中记录的管理状态，控制对应的开关装置将获取了任意PHY芯片的访问控制权的转发板与该PHY芯片通过PHY管理总线导通、将释放了对任意PHY芯片的访问控制权的转发板与该PHY芯片之间的PHY管理总线断开。
8.根据权利要求7所述的网络设备，其特征在于，控制逻辑装置中进一步包括主备状态管理器，该主备状态管理器与各转发板通过主备标识总线连接，用于通过主备标识总线识别并记录各转发板的主备状态；以及，当有多于一个转发板同时发起对同一个PHY芯片的访问时，逻辑锁通过查询主备状态识别器识别多于一个转发板的主备状态、并优先允许主用转发板获取该PHY芯片的访问控制权。
9.一种用于网络设备的PHY芯片访问方法，该网络设备包括用于实现冗余转发的至少两块转发板、以及向至少两块转发板冗余发送并从至少两块转发板择一接收的接口板，至少两块转发板包括一块主用转发板和至少一块备用转发板，接口板中具有至少一块PHY芯片，其特征在于，针对接口板的每块PHY芯片，所述的PHY芯片访问方法包括: 通过与各转发板之间的逻辑管理总线识别转发板对该PHY芯片的访问、并管理转发板对该PHY芯片的访问控制权的获取及释放； 依据对该PHY的访问控制权的管理状态，控制各转发板择一地与该PHY芯片通过PHY管理总线导通。
10.根据权利要求9所述的PHY芯片访问方法，其特征在于，针对接口板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则所述的PHY芯片访问方法拒绝该转发板发起的访问。
11.根据权利要求9所述的PHY芯片访问方法，其特征在于，针对接口板的每块PHY芯片，若有转发板发起对该PHY芯片的访问、但该PHY芯片的访问控制权已被其他转发板获取，则所述的PHY芯片访问方法将该转发板发起的访问挂起、直至其他转发板释放对该PHY芯片的访问控制权。
12.根据权利要求9所述的PHY芯片访问方法，其特征在于，所述的PHY芯片访问方法进一步通过主备标识总线识别各转发板的主备状态，以在有主用转发板和备用转发板同时发起对同一个PHY芯片的访问时优先允许主用转发板获取对应的访问控制权。
【文档编号】H04L12/707GK104243307SQ201410452547
【公开日】2014年12月24日 申请日期:2014年9月5日 优先权日:2014年9月5日
【发明者】赵志宇 申请人:杭州华三通信技术有限公司