一种分数阶次不同的含y方的chen混沌切换系统电路的制作方法
【专利摘要】本实用新型提供一种分数阶次不同的含y方的chen混沌切换系统电路，利用运算放大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利用乘法器U3和乘法器U4实现乘法运算，利用模拟开关U5实现模拟信号的选择输出，所述运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3和乘法器U4采用AD633JN，所述模拟开关U5采用ADG888，所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U5，所述运算放大器U2连接乘法器U3和模拟开关U5，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2，所述模拟开关U5连接运算放大器U1和运算放大器U2，提出了一个新型的混沌系统的新型切换电路，这对增加混沌系统切换的类型及这种混沌系统应用于工程实践提供了一种新思路。
【专利说明】-种分数阶次不同的含y方的chen混沌切换系统电路 【技术领域】
[〇〇〇1] 本实用新型涉及一个混沌系统及电路实现，特别涉及一种分数阶次不同的含y方 的chen混沌切换系统电路。 【背景技术】
[0002] 目前，己有的切换混沌系统的电路主要包括混沌系统中不同线性项或非线性项的 之间的切换，以及基于这2种切换模式的分数阶形式，关于不同阶次的分数阶混沌系统的 切换电路还没有被提出，本实用新型提出了一种分数阶次不同的含y方的Chen混沌切换系 统电路，本实用新型提出了一个新型的混沌系统的新型切换电路，这对增加混沌系统切换 的类型及这种混沌系统应用于工程实践提供了一种新思路。
【发明内容】
[0003] 本实用新型要解决的技术问题是提供一种分数阶次不同的含y方的chen混沌切 换系统电路，本实用新型采用如下技术手段实现发明目的：
[0004] 一种分数阶次不同的含y方的chen混沌切换系统电路，其特征是在于，
[0005] (1)构造一种分数阶次不同的含y方的chen混沌切换系统为：
[0006]
【权利要求】
1. 一种分数阶次不同的含y方的Chen混沌切换系统电路，其特征是在于， (1) 构造一种分数阶次不同的含y方的chen混沌切换系统为：
(2) 根据分数阶次不同的含y方的chen混沌切换系统构造模拟电路系统，利用运算放 大器U1、运算放大器U2及电阻和电容构成反相加法器和不同阶次的分数阶反相积分器，利 用乘法器U3和乘法器U4实现乘法运算，利用模拟开关U5实现模拟信号的选择输出，所述 运算放大器U1和运算放大器U2采用LF347D，所述乘法器U3和乘法器U4采用AD633JN，所 述模拟开关U5采用ADG888,所述运算放大器U1连接乘法器U3、乘法器U4和模拟开关U5， 所述运算放大器U2连接乘法器U3和模拟开关U5，所述乘法器U3连接运算放大器U1，所述 乘法器U4连接运算放大器U2,所述模拟开关U5连接运算放大器U1和运算放大器U2 ; 所述运算放大器U1的第1引脚通过电阻R3与运算放大器U1的第2引脚相接，通过电 阻R8与运算放大器U1的第6引脚相接，运算放大器U1的第3、5、10、12引脚接地，第4引 脚接VCC，第11引脚接VEE，运算放大器U1的第6引脚通过电阻Ryll与电容Cyll的并联， 接电阻Ryl2与电容Cyl2的并联，再接电阻Ryl3与电容Cyl3的并联后，再接模拟开关U5 的第7引脚，通过电阻Ry21与电容Cy21的并联，接电阻Ry22与电容Cy22的并联，再接电 阻Ry23与电容Cy23的并联后，再接模拟开关U5的第5引脚，运算放大器U1的第7引脚通 过电阻R2接运算放大器U1的第13引脚，通过电阻R5接运算放大器U1的第2引脚，接乘 法器U4的第1、3引脚，运算放大器U1的第8引脚通过电阻R6接运算放大器U1的第9引 脚，通过电阻R4接运算放大器U1的第6引脚，接运算放大器U2的第2引脚，接乘法器U3 的第1引脚，运算放大器U1的第9引脚通过电阻Rxll与电容Cxll的并联，接电阻Rxl2与 电容Cxl2的并联，再接电阻Rxl3与电容Cxl3的并联后，再接模拟开关U5的第2引脚，通 过电阻Rx21与电容Cx21的并联，接电阻Rx22与电容Cx22的并联，再接电阻Rx23与电容 Cx23的并联后，再接模拟开关U5的第4引脚，运算放大器U1的第14引脚通过电阻R1接运 算放大器U1的第13引脚，通过电阻R7接运算放大器U1的第9引脚； 所述运算放大器U2的第6、7引脚悬空，所述运算放大器U2的第3、5、10、12引脚接地， 第4引脚接VCC，第11引脚接VEE，运算放大器U2的第1引脚通过电阻R14和R15的串联 接地，通过R14接模拟开关U5的第8、9引脚，运算放大器U2的第8引脚通过电阻R12接 运算放大器U2的第9引脚，接乘法器U3的第3引脚，运算放大器U2的第9引脚通过电 阻Rzll与电容Czll的并联，接电阻Rzl2与电容Czl2的并联，再接电阻Rzl3与电容Czl3 的并联后，再接模拟开关U5的第10引脚，通过电阻Rz21与电容Cz21的并联，接电阻Rz22 与电容Cz22的并联，再接电阻Rz23与电容Cz23的并联后，再接模拟开关U5的第12引脚， 运算放大器U2的第14引脚通过电阻R11接运算放大器U2的第13引脚，通过电阻R13接 运算放大器U2的第9引脚； 所述乘法器U3的第1引脚接运算放大器U1的第8引脚，第3引脚接运算放大器U2的 第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U1的 第6引脚，第8引脚接VCC; 所述乘法器U4的第1、3引脚接运算放大器U1的第7引脚，第2、4、6引脚均接地，第5 引脚接VEE，第7引脚通过电阻R10接运算放大器U2的第13引脚，第8引脚接VCC ; 所述模拟开关U5的第1引脚接VCC，第16引脚接地，第13、14、15引脚悬空，第3引脚 接运算放大器U1的第8引脚，第6引脚接运算放大器U1的第7引脚，第11引脚接运算 放大器U2的第8引脚。
【文档编号】H04L9/00GK203872187SQ201420120242
【公开日】2014年10月8日 申请日期:2014年3月17日 优先权日:2014年3月17日
【发明者】胡春华 申请人:滨州学院