一种异构多核高速无线传输设备的制作方法

文档序号:7831195阅读:208来源:国知局
一种异构多核高速无线传输设备的制作方法
【专利摘要】本实用新型涉及一种异构多核高速无线传输设备,包括:以太网接口、前端射频接口、基带处理器、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口;所述基带处理器分别与以太网接口、前端射频接口、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口相连。本实用新型可支持多种通信协议。
【专利说明】一种异构多核高速无线传输设备

【技术领域】
[0001]本实用新型涉及高速无线通信【技术领域】,特别是涉及一种异构多核高速无线传输设备。

【背景技术】
[0002]当前无线通信技术正朝着高速率、大容量、灵活快速部署方向发展,伴随着无线通信技术的发展,无线通信系统也不断升级换代。一方面,无线通信本身就是计算密集型应用,高速率和大容量对通信系统的信号处理速度提出了更高的要求,灵活快速部署要求通信系统朝小型化发展,从性能而言,通信系统必须具备更高的计算能力。另一方面是在当前2G用户群规模仍较大、3G已实现商用化、4G技术趋于成熟、5G技术乃至更新的技术不断研发的现状,导致多种通信标准、通信制式在未来一段时间内仍将共存,要求通信系统能够很好地支持多种通信制式。这两方面的需求,若通过改造硬件设备来完成通信系统升级,存在诸多问题,如:开发周期长、成本高、不同系统之间兼容性差等,不利于无线通信技术飞速发展。而且,随着电信网、互联网、广播电视网三网融合进程加速,不同网络通信协议之间的转换需求进一步迫使通信系统有更灵活的协议转换能力。对于上述问题,软件无线电技术和异构多核处理器分别从系统升级灵活性和系统性能上给出一定程度的解决方案。
[0003]异构多核处理器使得各个通信模块只需进行片内通信,又可根据模块的数据处理特点将不同通信模块分配给不同处理器或片上资源,非常适合于实现片上通信系统。在嵌入式异构多核领域,典型的设计是TI公司推出的嵌入式系统平台0ΜΡΑ,是一个“RISC+DSP”设计(Reduced Instruct1n Set Computer精简指令集计算机,指ARM处理器),由ARM核
DSP(Digital Signal Processor数字信号处理器)核构成,另有Xilinx公司推出的Zynq7000系列,该系列产品融合多核ARM处理器和FPGA资源。
[0004]目前已经存在的异构多核无线通信设备,如E-Linkl000Q、MIN1-LINK等产品,模块集成度低,设备体积大,传输速率速率为IG?2.5Gbps。因此,研制成本较低、功能较完备、体积较小的高速无线传输设备在研究某种调制方式的调制解调过程中有着实际应用。
实用新型内容
[0005]本实用新型所要解决的技术问题是提供一种异构多核高速无线传输设备,可支持多种通信协议。
[0006]本实用新型解决其技术问题所采用的技术方案是:提供一种异构多核高速无线传输设备,包括:以太网接口、前端射频接口、基带处理器、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口 ;所述基带处理器分别与以太网接口、前端射频接口、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口相连。
[0007]所述以太网接口为千兆以太网接口,由Marvell公司的物理层芯片构成。
[0008]所述前端射频接口的工作频带为70MHZ-6.0GHz,支持的信道带宽为200kHz-56MHz,天线接口选用有源天线,内置低噪放大器。
[0009]所述基带处理器由Xilinx公司Zynq7000系列芯片构成,配置双ARM核和V7系列Artix 的 FPGA 资源。
[0010]所述内存为DDR3SDRAM高速缓存。
[0011]所述GPS模块由U-blox公司的5系列GPS芯片构成。
[0012]有益效果
[0013]由于采用了上述的技术方案,本实用新型与现有技术相比,具有以下的优点和积极效果:本实用新型可以灵活配置W1-F1、LTE等无线通信方式,支持千兆以太网和多种无线通信协议的吉比特速率协议数据转换,配备四根天线支持后期多天线调制需求,可支持多种通信协议。配置了完备的数据流处理系统,具备网络(互连网、电信网或者两网的边界)转接站点自成体系的硬件能力,可以根据应用需要进一步配置为路由器、射频小基站等通信设备,是功能较完备、成本较低的LTE等无线通信方式测试平台。

【专利附图】

【附图说明】
[0014]图1是本实用新型的异构多核高速无线传输设备结构示意图。

【具体实施方式】
[0015]下面结合具体实施例,进一步阐述本实用新型。应理解,这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。此外应理解,在阅读了本实用新型讲授的内容之后,本领域技术人员可以对本实用新型作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。
[0016]本实用新型的实施方式涉及一种异构多核高速无线传输设备,如图1所示,包括:以太网接口、前端射频接口、基带处理器、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口 ;所述基带处理器分别与以太网接口、前端射频接口、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口相连。其中,以太网接口用于发送和接收网络中数据;前端射频接口用于接收空中无线信号和将基带处理器的处理数据进行变频发送;基带处理器用于对千兆以太网接口所接收的数据或前端射频接口接收的数据进行处理,即协议转换(基带处理器进行协议之间转换是现有技术,本申请没有对协议转换方式进行改进,因此不再赘述);内存用以暂时存储在通信过程中来不及收发的数据;GPS模块用于向上层应用提供定位、测距等功能;闪存用于存储系统参数;电源用于向以太网接口、前端射频接口、基带处理器、内存、GPS模块以及闪存供电;FMC和/或USB接口,用于提供系统与外界交互的能力JTAG调试接口,用于外接JTAG下载器,同时提供USB转JTAG接口,可直接从USB 口下载。
[0017]本实用新型基于异构多核处理器,具备完整的数据流处理系统,可灵活配置W1-F1、LTE等无线通信方式,支持千兆以太网和多种无线通信协议的吉比特速率协议数据转换,是成本较低、功能较完备、体积较小的高速无线传输设备。
[0018]所述JTAG调试接口,使用普通的JTAG接口,标准形式为4线接口:TMS、TCK、TD1、TD0,分别为模式选择线、时钟线、数据输入线和数据输出线。上位机可以用JTAG下载器直接通过JTAG接口下载程序。本设备不但留有一个14针的JTAG接口连接JTAG下载器,还同时设计了 USB转JTAG下载电路,使上位机可直接通过USB数据线下载程序,此部分电路选用芯片 FT232H 和 USB 接口 1981584-1。
[0019]所述闪存可存储某些通信过程中所需参数,比如以太网物理地址。优选地,采用串行Flash存储器芯片W25Q256,支持标准SPI协议、Dual SPI协议和Quad SPI协议,工作在2.7V到3.6V。有256Mbit的存储空间,分成131072可编程页,每页256字节,可以一次性擦除 16 页(4kBits)、128(32kBits)页或 256 页(64kBits)。
[0020]所述电源必须要满足通信系统的功率要求和各个芯片输入电压幅值及稳定性的要求。整个通信系统的外接电源输入为12V直流电源,这是比较常见的电源输入,在市场上易于获得。由于整个通信系统内部各个芯片使用的输入电压不是直接12V,对电压稳定性的要求也更高,因此,需要对12V外接电源进行电压转换和稳压操作,优选地,采用MAX8686芯片完成12V转5V,MAX15021芯片完成5V转3.3V、5V转1.5V、5V转1.0V及5V转可调电压VADJ,MAX15053芯片完成5V转1.8V及MAX1510芯片完成3.3V转DDR3RAM参考电压0.75V。
[0021]所述以太网接口为千兆以太网接口。由于基带处理器所用芯片Zynq7020的片上外设中,包含了两个千兆以太网数据链路层硬核,能够自动处理数据链路层的数据帧。但是并没有配置相关的物理层传输的硬核,因此,需要一个物理层传输芯片。优选地,采用Marvell公司的88E1512芯片,支持1.8V、2.5V和3.3V多种电压模式,外接一个以太网RJ-45接口,选用HR901130C接口,实现完整的千兆以太网接口单元。
[0022]所述基带处理器采用同时具备ARM处理器和FPGA资源的基带处理器芯片,而且要具备高速主频才能处理千兆以太网数据。优选地,选用Xilinx公司的Zynq7020芯片作为基带处理器,该芯片把一个功能丰富包含有ARM Cortex_A9双核处理系统(ProcessingSystem)和Xilinx原7000系列(Artix)PLC集成在一个单独的处理器中,是高性能、低功耗、28nm量级的处理器。其中PS部分的ARM Cortex-A9处理器包含一系列外设控制器,其中就包含千兆以太网控制器。而ARM处理器和FPGA资源的连接,即PS部分和PL部分之间互联,是通过高性能数据总线实现。
[0023]所述前端射频接口要求可灵活支持不同频段不同带宽的W1-F1、LTE等多种无线通信协议,射频前端应具备在频段和带宽上有较灵活的配置能力。优选地,采用AD9361芯片作为前端射频接口芯片。AD9361支持频分复用、时分复用操作,频段范围在70MHz?6.0GHz可配置,支持的信道的频带宽度为200kHz?56MHz,有6对差分输入和4对差分输出,集成了锁相环,压控振荡器,环路滤波器及12位模数转换器、数模转换器。有3个接收通道,2个发送通道。优选地,本设备采用两发两收工作方式,外部连接4个RP-SMA天线接口,具备多天线配置能力。
[0024]所述内存采用DDR3SDRAM作为扩展RAM,用以暂时存储在通信过程中来不及收发的数据。优选地,采用MEM4G16D3EABG-125I芯片,是4Gbit容量DDR3SDRAM,内部分为8个块区,每个块区有32M字,即数据位宽16位,通过16位宽的双向数据总线,进行数据传送,支持高达 1.6Gbps/l.333Gbps/l.066Gbps 的数据率。优选地,将两片 MEM4G16D3EABG-125I并行扩展为32位数据宽度。
[0025]所述FMC和/或USB接口单元,其中,FMC接口采用ASP-134603-01,USB采用USB3320C-EZK 芯片。
[0026]所述GPS模块采用U-blox公司的5系列GPS芯片,有LEA-5、NE0-5、--Μ-5Η三种型号。该5系列芯片在1575.42MHz频率上接收卫星信号。从架构上,这三款GPS芯片都有两个功能区,一个是射频前端,一个是基带部分。射频前端包括低噪声放大器,带通滤波器,晶振和射频电路。基带部分包含一个基带处理器用于与基带处理单元Zynq7020交互。优选地,采用LEA-5A。
[0027]不难发现,本实用新型可以灵活配置W1-F1、LTE等无线通信方式,支持千兆以太网和多种无线通信协议的吉比特速率协议数据转换,配备四根天线支持后期多天线调制需求,可支持多种通信协议。配置了完备的数据流处理系统,具备网络(互连网、电信网或者两网的边界)转接站点自成体系的硬件能力,可以根据应用需要进一步配置为路由器、射频小基站等通信设备,是功能较完备、成本较低的LTE等无线通信方式测试平台。
【权利要求】
1.一种异构多核高速无线传输设备,其特征在于,包括:以太网接口、前端射频接口、基带处理器、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口 ;所述基带处理器分别与以太网接口、前端射频接口、内存、GPS模块、闪存模块、电源、FMC和/或USB接口与JTAG调试接口相连。
2.根据权利要求1所述的异构多核高速无线传输设备,其特征在于,所述以太网接口为千兆以太网接口,由Marvell公司的物理层芯片构成。
3.根据权利要求1所述的异构多核高速无线传输设备,其特征在于,所述前端射频接口的工作频带为70MHZ-6.0GHz,支持的信道带宽为200kHz-56MHz,天线接口选用有源天线,内置低噪放大器。
4.根据权利要求1所述的异构多核高速无线传输设备,其特征在于,所述基带处理器由Xilinx公司Zynq7000系列芯片构成,配置双ARM核和V7系列Artix的FPGA资源。
5.根据权利要求1所述的异构多核高速无线传输设备,其特征在于,所述内存为DDR3SDRAM高速缓存。
6.根据权利要求1所述的异构多核高速无线传输设备,其特征在于,所述GPS模块由U-blox公司的5系列GPS芯片构成。
【文档编号】H04W88/10GK204046839SQ201420456825
【公开日】2014年12月24日 申请日期:2014年8月13日 优先权日:2014年8月13日
【发明者】周志刚, 谢振山, 卢佳欣, 陈圣吉, 曾建明 申请人:中国科学院上海微系统与信息技术研究所
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1