一种可编程高集成度阵列信号处理SIP芯片的制作方法

本发明涉及信号处理芯片领域，具体的涉及一种可编程高集成度阵列信号处理sip芯片。

背景技术：

随着电子技术发展，电磁环境也越来越恶劣，特别是在战争时，敌方将会发射强的同频带干扰信号，对导航信号进行干扰，导航接收机的正常工作依赖于外部射频信号，因此易受外来射频信号的干扰，导致导航精度的降低，或者导航接收机失去对卫星的跟踪，无法定位。为了有效抑制有意或者无意的射频干扰，目前的主流是通过自适应调零天线技术来实现。自适应调零天线可以从空间方位和角度上最大限度地自适应地抑制干扰，同时对正常定位所需要的从导航卫星上接收的信号影响最小。自适应智能调零天线在军事上、国防工业具有重要作用，能经受敌方或外部电磁环境干扰。

目前市面上现有的射频信号处理或处理模块体积大、集成度低、灵活性不高。

技术实现要素：

为了解决上述问题，本发明的目的是提供一种体积小、集成度高、灵活性高的可编程高集成度阵列信号处理sip芯片。

本发明采用的技术方案是：

一种可编程高集成度阵列信号处理sip芯片，与有源阵列天线相连，包括：多通道射频芯片、fpga芯片和储存芯片，所述多通道射频芯片包括若干低噪声放大器输入接口、以及分别与一个低噪声放大器输入接口相连的若干射频通道，所述射频通道的输出端与fpga芯片相连，所述fpga芯片与储存芯片相连以用于储存数据，所述多通道射频芯片、fpga芯片和储存芯片通过sip封装为一体，所述多通道射频芯片用于对信号进行混频、滤波、采样处理，所述fpga芯片用于对信号进行数字处理，所述储存芯片用于储存软件程序。

进一步的，所述射频通道包括若干正交混频器、若干滤波器、若干中频放大器、若干adc，所述多通道射频芯片还包括锁相环，所述正交混频器的输入端与低噪声放大器输入接口相连，所述正交混频器的输出端与滤波器的输入端相连，所述滤波器的输出端与中频放大器的输入端相连，所述中频放大器的输出端与adc的输入端相连，所述adc用于输出数字信号给fpga芯片，所述锁相环的输出端与正交混频器的输入端相连。

进一步的，所述锁相环包括本振锁相环和采样时钟锁相环，所述采样时钟锁相环用于连接采样时钟获取时钟信号，所述本振锁相环用于提供本振频率。

进一步的，所述低噪声放大器输入接口、射频通道的数量皆为四个。

进一步的，还包括分别与多通道射频芯片、fpga芯片相连的时钟芯片，以用于提供时钟信号。

进一步的，所述低噪声放大器输入接口皆设置有用于抗脉冲击穿的限幅器。

本发明的有益效果在于：

本发明将多通道射频芯片、fpga芯片、储存芯片通过sip封装为一体，集成度高，射频通道和阵列信号处理采用单芯片即可完成，对比常规的射频信号处理模块具备显著的小型化优势。对于不同应用场合仅需要进行软件配置文件的修改，以及更换外围的不同组件，无需重新选择其他芯片，灵活性强。

附图说明

图1为本发明可编程高集成度阵列信号处理sip芯片的原理示意图；

图2为本发明多通道射频芯片的原理示意图。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。

如图1所示为本发明的一种可编程高集成度阵列信号处理sip芯片，包括：多通道射频芯片1、fpga芯片2和储存芯片3，多通道射频芯片1包括若干低噪声放大器输入接口11、以及分别与一个低噪声放大器输入接口11相连的若干射频通道，优选的，本发明采用四通道通道射频芯片，内置四个低噪声放大器输入接口11和四个射频通道，也可以采用其他数量的多通道射频芯片。

其中，射频通道的输出端与fpga芯片相连，fpga芯片2与储存芯片3相连以用于储存数据，多通道射频芯片1、fpga芯片2和储存芯片3通过sip封装为一体，多通道射频芯片1用于对信号进行混频、滤波、采样处理，可对接收信号通道数、频点、带宽、采样率等参数在一定范围内进行软件配置，fpga芯片2用于对信号进行数字处理，储存芯片3用于储存软件程序。优选的，还包括分别与多通道射频芯片1、fpga芯片2连的时钟芯片4、电源模块以组成集成处理模块。更进一步，外部配置有源阵列天线即可构成完整的阵列天线接收处理终端。

如图2所示，射频通道包括若干正交混频器12、若干滤波器13、若干中频放大器14、若干adc15，多通道射频芯片1还包括锁相环，正交混频器12的输入端与低噪声放大器输入接口11相连，正交混频器12的输出端与滤波器13的输入端相连，滤波器13的输出端与中频放大器14的输入端相连，中频放大器14的输出端与adc15的输入端相连，adc15用于输出数字信号给fpga芯片2，锁相环的输出端与正交混频器12的输入端相连，其中，锁相环包括本振锁相环16和采样时钟锁相环17，采样时钟锁相环17的时钟输入端连接时钟芯片4获取时钟信号，本振锁相环16用于提供本振频率，优选的，低噪声放大器输入接口11皆设置有用于抗脉冲击穿的限幅器。

本发明的信号处理工作流程为：

天线接收的信号,经过低噪放进行放大后,送往集成处理模块。集成处理模块核心组件为sip芯片，sip内部的四通道射频芯片对信号进行混频、滤波、采样处理，将数字信号送到fpga芯片。fpga完成两大功能，一是主控功能，二是信号处理功能，主控功能：完成射频芯片的通道数、工作频点、工作带宽、采样率、链路增益等核心参数的配置。阵列信号处理功能：完成来波方向估计、干扰抑制、波束形成等功能的处理。

综上所述，本发明将多通道射频芯片、fpga芯片、储存芯片通过sip封装为一体，集成度高，射频通道和阵列信号处理采用单芯片即可完成，对比常规的射频信号处理模块具备显著的小型化优势。对于不同应用场合仅需要进行软件配置文件的修改，以及更换外围的不同组件，无需重新选择其他芯片，灵活性强。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

技术特征：

技术总结
本发明公开了一种可编程高集成度阵列信号处理SIP芯片，与有源阵列天线相连，包括多通道射频芯片、FPGA芯片和储存芯片，多通道射频芯片包括若干低噪声放大器输入接口、以及分别与一个低噪声放大器输入接口相连的若干射频通道，射频通道的输出端与FPGA芯片相连，FPGA芯片与储存芯片相连以用于储存数据，多通道射频芯片、FPGA芯片和储存芯片通过SIP封装为一体，多通道射频芯片用于对信号进行混频、滤波、采样处理，FPGA芯片用于对信号进行数字处理，储存芯片用于储存软件程序。本发明将多通道射频芯片、FPGA芯片、储存芯片通过SIP封装为一体，集成度高、具备显著的小型化优势，对于不同应用场合仅需要进行软件配置文件的修改，以及更换外围的不同组件，灵活性强。

技术研发人员：侯慧中
受保护的技术使用者：长沙翼盾电子科技有限公司
技术研发日：2019.04.22
技术公布日：2019.08.16