经接收数据的数据转换跟踪的制作方法

本公开通常涉及数据传输，且更具体地涉及经接收数据的数据转换跟踪。

背景技术：

1、当传输器跨通信信道传输含有数据的信号(本文称为数据信号或信号)(例如高速数据(hsd)信号)时，离开信道的信号可相对于进入信道的信号而失真。失真补偿电路系统(例如均衡器或时钟及数据恢复(cdr)电路)可接收离开信道的信号，并在将信号提供给接收器之前对信号执行失真补偿。

技术实现思路

1、在一些情况下，例如在存在破坏性数据模式的情况下，一些或所有失真补偿电路系统可能无法可靠地执行其预期功能。如本文所使用的，破坏性数据模式是具有可导致电路以导致未能遵守性能或操作标准的方式操作或可导致电路完全失效的值、振幅或量值的模式的数据单元序列(例如，数据位序列)。在这个意义上，破坏性数据模式可被认为是失真补偿电路的“病态”数据序列或“病态”模式。在失真补偿电路是自适应的或执行自适应操作(也称为自适应)(举例来说，电路根据信道的变化条件、温度、电源电压或其它变化周期性地调谐)的情况下，在破坏性数据模式或病态模式期间操作失真补偿电路(例如自适应)可导致电路偏离其优选调谐。

2、所描述的实例可用于监测数据中的变化或转换，并检测数据单元序列中的破坏性数据模式。因此，失真补偿电路中的一或多者可在存在破坏性数据模式的情况下被选通，例如，暂停自适应或重新启动电路，并且在不存在破坏性数据模式的情况下，被允许完全操作，例如，恢复自适应。在没有一或多个所描述的实例的情况下，除了上述问题之外，在失真补偿电路系统包含均衡器及cdr电路的情况下，由失真补偿电路系统提供的信道覆盖范围扩展可降级近50％或更多。一或多个所描述的实例可减少或消除此覆盖范围扩展损失。此外，一或多个所描述的实例可防止均衡器及/或cdr电路系统失效，从而在存在破坏性数据模式的情况下维持数据信号的完整性。

3、在一个实例中，信号调节电路系统包含逻辑电路系统、低通滤波器及比较器电路系统。所述逻辑电路系统经配置以将来自数据单元序列的数据单元与之前的数据单元进行比较，并提供逻辑输出信号。所述低通滤波器耦合到所述逻辑电路系统，并且所述低通滤波器经配置以基于所述逻辑输出信号提供所述数据单元序列的数据转换密度测量值。所述比较器电路系统耦合到所述低通滤波器，并且所述比较器电路系统经配置以将所述数据转换密度测量值与阈值进行比较，并且基于与所述阈值的比较，指示所述数据单元序列中的破坏性模式。破坏性模式的指示可提供给失真补偿电路，使得失真补偿电路的至少一个方面或部分(例如自适应)可在不存在破坏性模式的情况下操作，并且在存在破坏性模式的情况下暂停或复位(本文通常称为“选通”或“被选通”)。

4、在另一实例中，信号调节电路系统包含数据转换跟踪电路系统及均衡器。数据转换跟踪电路系统包含异或门、耦合到异或门的低通滤波器以及耦合到低通滤波器的比较器电路系统。所述比较器电路系统经配置以将数据转换密度测量值与阈值进行比较，并基于所述比较指示数据单元序列中的破坏性模式。所述均衡器耦合到所述比较器电路系统，并且经配置以响应于所述指示来选通自适应操作。

5、在另一实例中，一种方法包含将来自数据单元序列的数据单元与之前的数据单元进行比较，并提供逻辑输出信号。所述方法还包含基于逻辑输出信号产生时间平均信号。所述方法还包含将时间平均信号与阈值进行比较，并且基于与阈值的比较，指示数据单元序列中的破坏性模式。所述方法进一步包含响应于破坏性模式的指示来选通失真补偿电路系统自适应。

技术特征：

1.一种信号调节电路系统，其包括：

2.根据权利要求1所述的信号调节电路系统，其进一步包括：

3.根据权利要求1所述的信号调节电路系统，其中所述逻辑电路系统由具有第一及第二输入的单个异或门组成。

4.根据权利要求3所述的信号调节电路系统，其进一步包括：

5.根据权利要求3所述的信号调节电路系统，其进一步包括：

6.根据权利要求1所述的信号调节电路系统，其中所述低通滤波器包含：

7.根据权利要求6所述的信号调节，其中所述低通滤波器进一步包含：

8.根据权利要求1所述的信号调节电路系统，其进一步包括：

9.根据权利要求8所述的信号调节电路系统，其中所述失真补偿电路系统包含均衡器。

10.根据权利要求8所述的信号调节电路系统，其中所述失真补偿电路系统包含时钟及数据恢复电路。

11.一种信号调节电路系统，其包括：

12.根据权利要求11所述的信号调节电路系统，其进一步包括耦合到所述比较器电路系统的时钟及数据恢复电路，其中所述时钟及数据恢复电路经配置以响应于所述指示来选通操作。

13.根据权利要求12所述的信号调节电路系统，其中所述时钟及数据恢复电路经配置以响应于所述指示来选通自适应操作。

14.根据权利要求11所述的信号调节电路系统，其进一步包括耦合到所述比较器电路系统的时钟及数据恢复电路，其中所述时钟及数据恢复电路经配置以响应于所述指示而复位操作。

15.根据权利要求11所述的信号调节电路系统，其进一步包括：

16.根据权利要求11所述的信号调节电路系统，所述异或门具有第一及第二输入，所述信号调节电路系统进一步包括：

17.根据权利要求11所述的信号调节电路系统，所述异或门具有第一及第二输入，所述信号调节电路系统进一步包括：

18.根据权利要求11所述的信号调节电路系统，其中所述比较器电路系统包含：

19.根据权利要求18所述的信号调节电路系统，其中所述第一及第二比较器是数字比较器，并且所述低通滤波器包含计数器。

20.根据权利要求11所述的信号调节电路系统，其中所述比较器电路系统包含：

21.一种接收器，其包含根据权利要求11所述的信号调节电路系统。

22.一种方法，其包括：

技术总结
信号调节电路系统(400)包含逻辑电路系统(402)、低通滤波器(404)及比较器电路系统(406)。所述逻辑电路系统(402)经配置以将来自数据单元序列的数据单元与之前的数据单元进行比较，并提供逻辑输出信号。所述低通滤波器(404)耦合到所述逻辑电路系统(402)，并且所述低通滤波器(404)经配置以基于所述逻辑输出信号提供所述数据单元序列的数据转换密度测量值。所述比较器电路系统(406)耦合到所述低通滤波器(404)，并且所述比较器电路系统(406)经配置以将所述数据转换密度测量值与阈值进行比较，并且基于与所述阈值的所述比较，指示所述数据单元序列中的破坏性模式。

技术研发人员：M·G·弗拉泽尔
受保护的技术使用者：德州仪器公司
技术研发日：
技术公布日：2024/1/12