专利名称:信号接转器的制作方法
本项发明主要涉及到信号接转器。
在现代电话中，人们所做出的每个努力都是为通信线路供给最大量的信息。
因此，为了增加每条线路的有用的信息量，采用了脉冲编码调制装置。下文用PCM来表示本专利中的脉冲编码调制装置。在电话中，每增加一个电话信息，那么所谓的信号信息也同样必须被传递。例如线路占用或者线路空閒，会发出振铃指令或送出“忙音”信号指令。这些信号由信号接转器或信号自适应组合装置(下文用SAG来表示)传递、译码、多路传输和多路分解。因此，在模拟电话线路和数字传输装置之间设置了一个接口。
已经知道有两种类型的SAG被采用首先，SAG采用一种有线逻辑电路。这对每一个特定的情况都是最适宜的解决办法。反之，采用有线逻辑电路的SAG，对于某种信号来说会产生特有的非常严重的障碍。因此它们必须经常由用户根据可采用的信号来进行调整。
此外已知的还有微处理机型SAG的应用。人们通过调整获得对于用户信号的适应。例如用贮存在可编程序的只读存储器中的软件来调整。通过软件来实现自适应仅仅对于相同电平的信号来说才是可能的。这种SAG的性能受到微处理机工作速度的限制。
本项发明中的SAG是由一个处理数据的微处理机和一个数字接口中的缓冲存储器所组成。实际上在数字电路中大多数信息并不是从一个传递周期到另一个传递周期变化的。因此它有能力用微处理机来计算和更改这些数据，当然其速度是低于传输速度的。
同样在接收端，用微处理机来分析数据也能够用一个比接收速度还低的速度。
本项发明的主要目的在于电话信号接转器能够在数字电路上发送和接收指令。其特点是上述的信号指令由缓冲存储器发送和接收。一个微处理机配合上述的缓冲存储器来处理这些指令并且向缓冲存储器提供要发送的指令。
由以下的说明和给出的部分例子的附图将更好地解释本项发明，其中包括-图1是一个说明用的简图。
-图2是接受-发送(RON TRON)板的概括简图。
-图3是对于每个数字电路的接口装置简图。
-图4是本发明的操作系统简图。
对于相同的部件，图1至图4都使用了相同的注释。
图1表示的是为用户线路(62)和数字线路(61)之间提供连接用的接口(60)。这个数字线路以高速度传输数据，例如2兆位/秒。
接口(60)含有一个PCM(50)和与其连接的SAG(51)，这两个装置用几对线-15，17，18和19相连接。这些线路传输位数a，b，c和d。PCM和SAG之间信息传递的速度可达64千位/秒。传输的信息与一些状态相关联，例如线路空閒，线路占用，及两个电话交换机之间传送的负载脉冲或拨号脉冲。
图2是接受-发送(RON TRON)板的总体简图。一个微处理机母线(1)首先与写出逻辑电路(4)连接，其次与读入逻辑电路(5)连接。写出逻辑电路(4)与20个地面发送机(6)连接，而这些地面发送机又与20个保护装置(7)连接。读入逻辑电路(5)连接着20个地面接收机(16)，这些地面接收机又连接着20个保护装置(7)。这类装置是这样发送信号的，例如把电路上接到48伏的一点如果接地，就是送线路占用信号，这个线路如果开路，即送线路空閒信号。
图3是数字线路的连接装置(80)。电接口(14)通过线路(15)接收时钟脉冲同时接收同步脉冲;通过线路(17)接收数据;通过线路(18)接收时钟脉冲和传输的同步信号，再通过线路(19)送出传输数据。电接口(14)把各信号送到一个逻辑译码装置(13)。其中通过线路(20)传送正极性接收时钟脉冲信号;通过线路(21)送负极性接收时钟脉冲信号;通过线路(22)送接收数据信号;通过线路(23)送正极性传输时钟脉冲信号;通过线路(24)送负极性传输时钟脉冲信号。逻辑译码装置(13)又通过线路(25)并经电接口(14)送回正极性传输数据信号;通过线路(26)并经电接口(14)送回负极性传输数据信号。逻辑译码装置(13)通过线路(27)将告警信号(所说的工作告警)送到告警读出装置(10)。逻辑译码装置(13)通过线路(28)将接收同步信号送至缓冲存储器的接口(12)。逻辑译码装置(13)经线路(29)先将接收的时钟脉冲送至不同于工作告警装置的告警检测装置(11)，然后再送至接口(12)。逻辑译码装置(13)通过线路(30)先将接收数据送至不同于工作告警装置的检测装置，再送至接口(12)。译码装置(13)分别通过线路(31)和(32)，将传输的同步信号和传输的时钟脉冲送至接口(12)。接口(12)通过线路33将传输数据送回译码装置(13)中。接口(12)通过母线2与在图3中没画出的一个缓冲存储器相连。告警检测装置(11)由线路81与告警读出装置(10)相连接。微处理机母线1先与告警显示记录装置(9)连接，其次与告警读出装置(10)连接。告警显示记录装置(9)与告警显示器(8)由几只发光二极管(LED)连接。
图4是根据本发明中的装置。在图1、2、3和4中标出的微处理机母线(1)和缓冲存储器母线(2)是相互连接的。值得注意的是这个装置包括一个程序及数据存储装置(35)，一个微处理机(34)，放大器(37)，一个TX-RX(发送-接收)逻辑电路(36)，一个缓冲存储器(41)和一个移位寄存器(38)，一个访问缓冲存储器(41)和移位寄存器(38)的程序装置(39)，还有一个装置(40)，它与电路(42)一起控制移位寄存器(38)并向其发送指令。这个电路(42)从缓冲存储器(41)选取控制指令。
微处理机(34)通过地址母线44与存储器(35)和缓冲存储器(41)相连。微处理机(34)通过控制母线43与存储器(35)、访问缓冲存储器41的程序装置(39)、移位寄存器(38)及电路40连接。电路(40)是向移位寄存器(38)里发送控制指令的。微处理机(34)通过微处理机数据母线(48)与存储器(35)、缓冲存储器(41)、程序装置(39)和移位寄存器(38)相连接。缓冲存储器控制信号发送电路(42)通过缓冲存储器的控制母线(46)与缓冲存储器(41)连接。缓冲存储器(41)通过能够串行传送位数的线路49与移位寄存器(38)连接。TX-RX逻辑电路(36)通过母线60与缓冲存储器的控制信号发送电路(42)相连接。移位寄存器控制信号发送电路(40)通过母线(47)与移位寄存器(38)相连。访问缓冲存储器和移位寄存器的程序装置(39)先通过母线45与缓冲存储器控制信号发送电路(42)相连，其次再通过母线450与移位寄存器控制信号发送电路(40)相连接。数据母线(48)由放大器(37)与地址母线44相连。程序装置(39)由数据线路与放大器(37)相连。地址母线44，数据母线48和TX-RX逻辑电路36与缓冲存储器的母线2相连接。
存储器(35)的优越之处是包括为程序装置所设计的随机存取存储器RAMS，以及微处理机的操作程序的可编程序的只读存储器(PROM)。这个程序适合于必须与SAG相联的信号。PROM的使用得到了低成本小系列。
在下面说明的例子中，我们将联带着图3装置中的8解释图4中装置的工作程序。
图4中的装置送出和接收含有128位数的复帧。缓冲存储器(41)具有2048位容量和250毫微秒的存取时间。TX-RX逻辑电路(36)在接收和发送中将通过母线2扫描图3中所有的装置。发送和接收逻辑电路(36)控制缓冲存储器(41)和接口(12)间的转换。图3中每个接口装置都在存储器(41)的存储范围内向TX-RX逻辑电路(36)指出接收到或将送出的位数的地址。TX-RX逻辑电路(26)通过母线(60)将此状态传输给缓冲存储器和信号发送控制装置(42)。缓冲存储器控制信号发送电路42通过母线46命令缓冲存储器41发送或是接收。
缓冲存储器(41)里的定值每15毫秒就要更换。这时缓冲存储器通过母线2到图3的地址装置去的入口被关闭。微处理机(34)通过控制母线43将读数指令送入存储器(35)中。这个指令也对访问缓冲存储器和移位寄存器的程序装置(39)起作用。访问缓冲存储器和移位寄存器的程序装置39依读入存储器35中的缓冲存储器41的地址控制写出。
在存储器(35)中，多重读数指令能够有助于同时读几个信息组。例如，在使用蒙特罗拉(MONTOROLA)生产的6809型微处理机的情况下，LDD指令将有助于用来连续读两个信息组。在使用Z80微处理机时，可以使用CTIR指令;可以把数据和累加器HL里的数值重复比较，得到的信息量则存进寄存器BC中。这样，几个信息组可以用最少量的指令来调用。
程序装置(39)可以接受多重读、写指令。
程序装置(39)是可编程序的，以便接收存储器(35)内的多重读、写指令。
在将要送出和接收的复帧内的信息的编排，要适应图1中线路61所用的指令的编码。这个编排是通过电话信道来组织。这种编排并非简化由微处理机处理的数据。由于对要执行的每个功能的复帧信息的编排而使微处理机的操作更简便了。
缓冲存储器(41)十分便利地把信息一位一位地发送和/或接收到移位寄存器中。从而信息的指令可以转换为由n位组成的字。一旦位数在移位寄存器中形成，它将有可能由母线48一次传送到微处理机中。
数字一方信道的编址是利用程序十分便利地在进行重新组织，以便适应在模拟一方信道导线的编址。
根据本项发明制作的设备能够操纵图2所示的240个接收-发送(RON TRON)信道。而且这种设备还操纵着一定数量的报警装置。如果工作不正常或者发生故障时，便会报警。
权利要求
电话信号接转器能够用来发送和接收电话线路中的信号指令，所说的信号接转器包括接口(12)，缓冲存储器(41)，微处理机(34)和存储器(35)，以及一个控制缓冲存储器(41)与接口(12)之间的数据交换的TX-RX逻辑电路(36)，其特点在于上述的信号指令至少有些部分由上述的缓冲存储器(41)发送和接收而不用微处理机(34)来控制，与缓冲存储器相连接的微处理机对这些信号进行处理，并把这些要发送的信号提供给缓冲存储器；和所说接转器还包括程序装置(39)，在通过微处理机(34)传输所说存储器(35)的读数指令中，能够将读入存储器(35)中的信息写入缓冲存储器(41)，所说的程序装置(39)是可编程序的，以便在存储器(35)里容纳多层次读或写指令，出自存储器(35)的读或写指令是多层次或写指令，程序装置(39)能够读或/和写任何命令，即缓冲存储器(41)里的位数；和所说接转器还包括一个移位寄存器(38)，负责组成适合于微处理机(34)字长的字，并且使用从缓冲存储器(41)里逐位读出的信息。
专利摘要
根据此项发明，这个装置为大量信道的处理提供了条件。对于数字电路这些信道使用了一个缓冲存储器。储存在缓冲存储器(41)里的数据由微处理机(34)来分析和变更。鉴于对脉冲编码的调制，由微处理机(34)的软件，例如存储在可编程序的只读存储器(PROM)(35)里的软件，获得本系统对于各种信号编码适应性。
文档编号H04Q11/04GK85101231SQ85101231
公开日1987年1月17日 申请日期1985年4月1日
发明者贝尔纳·热内 申请人:电报电话有限公司导出引文BiBTeX, EndNote, RefMan