专利名称:数字传输信道的成帧技术的制作方法
本发明涉及数字传输系统，更具体地说，涉及具有一种或多种传输速率的若干数字信号的帧格式形成与帧格式分解。
信号的数字传输已用得很广。为此，可采用具有不同传输特性以及不同信息容量的各种数字传输媒体。为了有效地利用各种传输媒体，已经研制成以不同传输速率工作的传输系统体系。在北美，这个体系包括以1.544兆比特/秒传输的DS1信号、以3.152兆比特/秒传输的DS1C信号、以6.312兆比特/秒传输的DS2信号，以及以44.736兆比特/秒传输的DS3信号。在欧洲也采用相似但不同的体系。
全部要传输的数字信号均利用某种信号转换终端进出数字体系。此外，为了从一种数字传输速率变为另一种数字传输速率，需要一步或多步的信号组合操作。例如，DS1C传输信号是在M1C复用器中由两个DS1信号组合而成;DS2传输信号是在M12复用器中由四个DS1信号组合而成;DS3传输信号则是通过M13复用器将28个DS1信号经两步组合操作而成先将这些DS1信号组合成7个DS2信号，然后再将这7个DS2信号组合成DS3信号。
在称为MX3的复用器中，将组合的DS1、DS1C与DS2信号组成DS3格式。为此，先将四个DS1信号在DS1-DS2复用器中组合成6.312兆比特/秒的DS2信号。同样，将两个DS1C信号首先分别分解为两个1.544兆比特/秒的信号。然后，在DS1-DS2复用器中将得到的四个1.544兆比特/秒信号组合成一个6.312兆比特/秒的DS2信号。DS2仅用于系统的定时，以获得MX3系统的6.312兆比特/秒定时信号。接着，将6.312兆比特/秒信号加以适当的组合，获得44.736兆比特/秒的DS3级信号。这样，需要若干步复用操作，对于DS1C信号而言，首先需要分离，接着又要组合。从DS3格式恢复信号也需要相似的分离操作。这样多次的信号组合和多次的分离则要求附加设备，从而使得在中间环节增减信号需付出更高的代价。
对于大容量的传输而言，希望能够将体系中具有一种或多种数字信号的几组信号方便地进行组合，而不需要中间的复用器(分离器)级或者若干个不同的复用(分离)操作。
根据本发明的一个方面，具有一种或多种数字传输速率的几组输入数字信号，利用一种独特的公共帧格式加以组合。这个公共帧格式包括若干个数据位位置和若干个其它位位置。一帧内数据位位置的数目选择得能容纳传输速率最高的输入数字信号。根据某个输入数字信号，将数据位插入预定的那些数据位位置。根据该输入数字信号的数字传输速率和预定的一组数字信号中某个信号的数字传输速率之间的预定关系，在预定的公共帧时间间隔内为该输入信号生成若干帧，其它位位置分布在公共帧格式内。
根据本发明的独特的一个方面，在公共帧时间间隔内，为某输入信号所生成的公共帧的数目决定于一种预定的关系，即决定于该输入信号中与预定的一组信号里传输速率最低的信号相当的信号的数目。
在一种特定的实施方案中，这种独特的公共帧格式包括若干组数位，每组均有若干数据位位置和其它位位置。其它位位置安排在每组数位的预定位位置之中。在每个形成公共帧时间间隔内所需的公共帧数目，是通过对每个不同的输入信号采用不同的公共帧重复率来获得的。每个输入信号的公共帧重复率，是根据该输入数字信号中和预定的一组信号里传输率最低的信号相当的信号数目与预定的一组信号里最低传输速率输入信号的帧重复率的约数之间的预定关系来确定的。
同样，一个包括具有一种或多种传输速率的多组数字信号的组合信号，根据要恢复的某一数字信号，将数据位从收到的公共帧的数据位位置中取出，完成解帧。在预定的公共帧时间间隔中，要分解的帧数决定于要恢复的某一数字信号的数字传输速率与预定的一组数字信号中某一信号的数字传输速率之间的预定关系。
从以下结合附图的详细说明，可以对本发明作更全面的理解。
图1表示本发明的一个实施方案中采用的传输系统的简化框图;
图2表示图1中的数字线路模块(DLM)，以及交错器与分离器模块(IDM)的简化框图;
图3表示图2所示DLM中采用的本发明的通用信道帧格式;
图4表示用于DS1信号的数字线路装置(即图2中的DLU-1)的本发明的信道帧格式;
图5表示用于图2的DLU-1C中DS1C信号的本发明的信道帧格式;
图6表示用于图2的DLU-2中DS2信号的本发明信道帧格式;
图7表示用于图2的DLU-3中DS3信号的本发明信道帧格式;
图8表示由图2的IDM产生的本发明的联接信号(IS)格式;
图9表示图2的DLM中采用的DLU-1内部电路结构的简化框图;
图10表示图9的SYFR同步-去同步器中采用的SYFR同步器内部电路结构的简化框图;
图11表示图10的SYFR同步器中采用的成帧器内部电路结构的简化框图;
图12表示图9的SYFR同步-去同步器采用的SYFR去同步器内部电路结构的简化框图;
图13表示图12的SYFR去同步器中采用的多路分离器内部电路结构的简化框图;
图14表示图9的DLU-1中采用的多路复用器/多路分离器与转换器(MS-1)内部电路结构的简化框图;
图15表示图2的DLM中采用的DLU-1C内部电路结构的简化框图;
图16表示图15的DLU-1C中采用的MS-1C内部电路结构的简化框图;
图17表示图2的DLM中采用的DLU-2内部电路结构的简化框图;
图18表示图17的DLU-2中采用的MS-2内部电路结构的简化框图;
图19表示图2的DLM中采用的DLU-3内部电路结构的简化框图;
图20表示图19的DLU-3中采用的MS-3内部电路结构的简化框图;
图21表示图2中采用的IDM内部电路结构的简化框图;
图22表示图2中采用的信号增减器内部电路结构的简化框图;以及图23表示图22的信号增减单元中采用的信号增减模块内部电路结构的简化框图。
本发明旨在提出一种方法，用于将包括一种或多种数字信号，例如DS1、DS1C、DS2或DS3，或上述信号的组合，组合在一起便于大容量传输。为此，图1示出了一个传输系统的例子。其中采用本发明的实施方案也许是有利的。为了实现此目的，图中示出了称之为近端组合终端101-1到101-N，以及远端组合终端102-1到102-N。每个组合终端101和102包括一个数字线路模块(DLM)和一个交错器与分离器模块(IDM)，它能将多个具有一种或多种传输速率(例如DS1、DS1C、DS2或DS3，或者它们的组合)的一种或多种数字信号进行组合，形成联接信号(IS)。这个IS传输信号从终端101送到传输系统103以及从终端102送到传输系统104。相反，该IS传输信号分别从传输系统103和104送到组合终端101与102。组合终端101和102将输入的IS信号转换成合适的数字信号，这一点以后还要说明。从传输系统103输出的IS信号送到增减终端105-1到105-N。从增减终端105输出的IS信号经过传输系统107送到有关的增减终端106-1到106-N。同样，从增减终端106输出的IS信号经过传输系统107送到对应的增减终端105。
虽然示出了N个增减终端，但应理解为，有些传输通路可能不包括中间的增减终端，有些通路可能包括几个增减终端。也就是说，有些组合终端可能直接通过传输系统与其它的组合终端相联，而另外有些终端却可能要通过包括一个或多个中间增减终端的传输通路。在每个增减终端，预定的一个或多个数字信号，即DS1、DS1C、DS2或DS3或其中的任意组合，均可以按需要的单步复用方案有效地进行增减，关于这一点以后还要介绍。
联接组合终端和/或增减终端的传输系统可以是任何已知的能够进行多路复用的装置，需要时能够为大容量传输而复用几个IS信号。较理想的是采用光波系统来传输多个组合了的IS信号。
图2以举例的方式示出了一种数字线路模块(即DLM201)的简化框图，以及它和交错器与分离器模块(即IDM202)的关系。如上所述，DLM是用来根据本发明的一个方面将具有一种或多种数字传输速率的一种或多种数字信号安排为一种公共帧格式，以便于将这些信号组合成用于传输的称之为IS的信号。
IS信号帧格式的一个例子示于图8。该IS信号帧格式包括多个数据字(在此例中为84个)以及其它一些字(在此例中有四个)按预定方式作交错安排的额外字。每个字具有预定数目的位数(在此例中为16)，并具有预定的形式(在此例中为并行字形式)。但是，应当理解为，可能会用到不同数目的位数，也可能会用到串行字形式。IS帧格式中的每个数据字和要组合的传输速率最低的信号(在此例中为DS1信号)有预定的关系。也就是说，一个数据字包括一个等效DS1信号的数据。因此，此例中的IS信号格式最多可用来包括84个等效DS1信号。所以，一个DLM能够有效地接纳等于84个等效DS1信号的待组合数字信号的任何组合。被组合的信号可以全部是DS1信号、全部DS1C、全部DS2或全部DS3信号，或者是等于84个等效DS1信号的上述这些信号的任何组合。众所周知，DS1C信号包括两个DS1信号。DS2包括四个DS1信号。DS3包括28个DS1信号。要指明等效DS1信号的理由是DS1C、DS2和DS3信号还包括数据以外的附加位，通常称为额外位。
回到图2，在此例中DLM201包括装置203、204和205，每个装置均可接纳28个等效DS1信号。因此，在本例中，装置203包括接纳DS1信号的数字线路装置DLU(即DLU-1)、接纳DS1C信号的装置DLU-1C以及接纳DS2信号的DLU-2。每个DLU-1装置接纳四个DS1信号，每个DLU-1C接纳两个DS1C信号，每个DLU-2接纳一个DS2信号。这样，在本例中装置203包括三个用于联接12个DS1信号的DLU-1装置、三个用来接纳与12个DS1信号等效的六个DS1C信号的DLU-1C装置以及一个用来联接与四个DS1信号等效的一个DS2信号的DLU-2装置。装置204与205，每个均包括一个能接纳一个DS3信号的DLU-3装置。DS3信号与28个DS1信号等效。因此，在本例中，DLM201能够将等效于84个DS1信号的信号联接到IDM202。
每个DLU均按本发明的一个方面将有关的数字信号组成一个独特的公共帧格式。这个基本帧格式指定为信道帧，简要地示于图3。如图所示，在本例中(不要认为本发明只限于此例)，信道帧包括几个数位组，即Ⅰ、Ⅱ、Ⅲ、Ⅳ组，每组208位。Ⅰ、Ⅱ、Ⅲ、Ⅳ组中的每一组均包括预定数目的数据位位置和预定数目的其它位位置(即通常称为额外位的位置)。因此，在Ⅰ组有197个数据位位置、10个成帧位位置以及1个奇偶校验位位置;Ⅱ组与Ⅲ组中有201个数据位位置、2个填充校验位位置(C1、C2)、4个通信位位置，以及1个奇偶校验位位置;在Ⅳ组中还有201个可能的数据位位置、2个填充校验位位置(C1、C2)、4个保留位位置，以及1个奇偶校验位位置。填充位C2不用于DS3信号。Ⅳ组中有2个可能的数据位位置用作填充位位置，可用作DS1、DS1C与DS2信号的数据位或填充位。对于DS3信号，只用到一个填充位位置。这样，在本例中，公共信道帧包括832位，它具有足够多的数据位位置来接纳高传输速率的数字信号，即DS3信号。应当指出，额外位分布在信道帧格式中的各组数位内，而且是在每组的第一个字之中。这样就大大方便了额外位与数据位的恢复。然而，本技术领域：
的专业人员十分清楚，也同样可采用其它的额外位分布方式。信道帧内使用的数据位位置的数目取决于要成帧的具体信号。在此例中，DS1信号用了773个数据位位置，DS1C用了789个数据位位置，DS2信号用了790个数据位位置，DS2信号用了709个数据位位置，DS3信号用了799个数据位位置。不用的位置在需要时可作它用，例如，它们可用来提供一条数据信道，或者一条附加的“端对端”通信信道。
在一个公共信道帧时间间隔内信道帧的数目是根据预定的关系，即根据该信号中等效DS1信号的数目确定的。在本例中，在每个公共信道帧时间间隔里，一个DS1信号使用一个公共信道帧。在本例中，公共信道帧时间间隔为0.5毫秒(DS1信号信道帧重复率的倒数，它是8千赫或2千赫DS1正常帧重复率的约数)。应当指出，对DS1信号也可采用不同的信道帧重复率，例如4千赫和8千赫。实际上，如果需要或者方便的话，信道帧重复率还可取非整数值。如果采用不等于2千赫的重复率，对于DS1C、DS2以及DS3信号的信道帧重复率须作相应的调整。每个公共信道帧时间间隔内一个DS1C信号采用两个信道帧。每个公共信道帧时间间隔内一个DS2信号采用四个信道帧。最后，每个公共信道帧时间间隔内一个DS3信号采用28个信道帧。在这个实施方案中，以后将会谈到，每个公共信道帧时间间隔内信道帧的数目是通过对每个信号采用不同但相关的帧重复率的方法获得的。某一信号的重复率，根据信号中等效DS1信号的数目与DS1信号的信道帧重复率决定。这样，在本例中，DS1的信道帧重复率为2千赫(2千赫×1个DS1等效信号)，DS1C为4千赫(2千赫×2个DS1等效信号)，DS2为8千赫(2千赫×4个DS1等效信号)，DS3为56千赫(2千赫×28个DS1等效信号)。每个信道帧可认为包括几个具有预定位数的数字字，在本例中，每个字有16位。这样，每组有13个字。每帧有52个字，总共为832位。虽然在本例中信道帧有832位位置，显然，具有不同位数的其它安排在需要时也是可用的。然而，应当指出，信道帧里的位数与信道帧重复率有关。例如，如果信道帧内的位数减半，则信道帧的重复率就要加倍。
现在回到图2，由要组合的数字信号形成的信道帧信息按预定的次序送到IDM202交错组合成图8的IS帧格式。在这个实施方案中，16位数字字按预定6.566兆比特/秒的速率经过几个电路通路进行串行的传输。装置203、204和205中的每个装置提供七条电路通路，总共为21条通路，每条电路通路对每个IS帧提供四个16位字。对于联接四条DS1线的DLU-1，按图所示的次序从四个DS1帧中的每一帧输送一个16位字。这样，来自对应于DS1(1)、DS1(2)、DS1(3)及DS1(4)的信道帧的数字字，以6.656兆比特/秒的速率串行地送到IDM202。对于DLU-1C，16位的数字字是从对应于两个相联接的DS1C信号信道帧提供的，在本例中，次序是先从DS1C(1)取一个字，接着依次从DS1C(2)、DS1C(1)、DS1C(2)取字，直到对应信道帧中的字全部传输到IDM202为止。另一种方案可以是先从DS1C(1)取两个字，然后从DS1C(2)取两个字。对于DLU-2，如图所示16位字按6.656兆比特/秒的速率从对应的信道帧发送。同样，对于DLU-3，如图2所示，16位字从对应的信道帧经过七条电路通路按顺序从一个电路通路到另一个电路通路地传输。也就是说，一个字依次送到七条电路通路中的每一条通路，即29-35(图2)，然后，将另一个字依送达到七条电路通路中的每一条通路，即36-42，等等，直到在联接信号帧的时间间隔内28个字全部送到IDM202为止。对于DS3的另一种方案是对每条电路依次输送四个字，即将字29-32送到第一条电路通路，字33-36送到第二条电路通路，字37-40送到第三条电路通路，等等。
在本例中，IDM202将来自DLM201的串行数据字转换成并行字形式，并将它们插入到图8IS帧格式中的数据字位置，这一点以后还要根据图21作进一步的叙述。
将数据字插入IS帧格式后，来自某一输入信号信道帧的数据字就以预定的方式被“分组”。在本例中，IS帧格式包括数据字1-12，每个对应于一个单独的DS1信号;数据字13和15对应于某个DS1C信号，同样数据字14和16、17和19、18和20、21和23以及22和24也对应于某个DS1C信号;数据字25-28对应于某个DS2信号;数据字29-56对应于某个DS3信号;
以及数据字57-84对应于某一另外的DS3信号。这样，在IS帧格式中的数据字1是对应于某个DS1信号的“组”，数据字2-12也这样。同样，数据字13和15是对应于某个DS1C信号的“组”，数据字14和16、17和19、18和20、21和23以及22和24也这样。数据字25-28是对应于DS2信号的组。数据字29-56是对应于某个DS3信号的组。最后，数据字57-84是对应于另一个DS3信号的组。在此例中，IS帧重复率为104千赫，IDM202输出的IS信号以所需的146.432兆比特/秒的速率送到传输系统以进行传输。这样，IS信号的帧重复时间间隔约为9.615微秒。
在接收方向，IDM202接收到一个例如与上述传输方向中的信号相似的IS信号。将接收到的IS信号中的数据字进行分离，即从IS信号的数据字位置中将它们取出，并以6.656兆比特/秒的速率按图2所示的次序送到DLM201中的相应的DLU。各个DLU将6.656兆比特/秒的信号进行分解，并将对应的DS1、DS1C、DS2与DS3送到下述的传输体系。
图9是图2中DLU-1内部电路结构的简化框图。虽然为了叙述简练起见，所示的电路通路都是双向的，但是对于本领域中的专业人员而言，不难理解每个电路通路可以用作单向传输，并且作些适当的联接就很容易地实现双向传输。如图9所示，DLU-1用来有效地联接多达四个DS1信号。图中示出了数字信号接口(DSI)装置901-1、901-2、901-3、901-4，用来联接进出的DS1数字信号。每个DSI901装置包括一个用表恢复1.544兆比特/秒DS1时钟信号的锁相环、双极-单极变换器以及单极-双极变换器、用来补偿增益和(或)时延失真的均衡器、性能监视器、DS1信号环联维护设施，等等。这种用于联接进出DS1信号的DSI装置在本技术领域：
中是公知的。DSI901-1到DSI901-4中的每个装置产生一个单极的DS1信号和恢复的1.544兆比特/秒的时钟信号，送到同步器与去同步器(SYFR)装置902-1到902-4中的一个对应的装置。同样，由SYFR902-1到SYFR902-4的单极DS1信号送到DSI901-1到DSI901-4中与之相对应的一个装置，变换成双极的脉冲码调制信号(PCM信号)，并送到输出的DS1传输线路上。
正如下文所阐述的那样，每个SYFR902包括一个同步器，该同步器按本发明的一个方面将DS1信号组成图4所示独特的DLU-1信道帧格式，还包括一个去同步器，该去同步器将与图4所示独特的DLU-1信道帧格式中DS1信号相对应的IS帧格式中的数据字进行分解。
复用器/分离器和转换器(MS-1)装置903将数字字从SYFR902-1经过902-4按预定次序送到IDM202(图2)。在本例中，一个16位的字依次从每个SYFR902中取出，以6.656兆比特/秒的速率按串行形式送到IDM202。同样，MS-1 903将从IDM202接收到的16位数字字送到SYFR902-1至SYFR902-4中的适当的装置，将信道帧格式进行分解。
图10示出了图9SYFR902中采用的SYFR同步器内部电路结构的简化框图。应当指出，每个DLU装置(即DLU-1、DLU-1C、DLU-2与DLU-3)中的(SYFR)同步器基本上是一样的，所不同的只时钟频率、信道帧格式中使用的数据位数目，以及格式中填充位S1与S2的位置。
为此，图10中有一个缓冲存贮器1001，向它送入来自对应DS1的单极输入信号和相关的时钟信号。输入的时钟信号还送入写计数器1002。写计数器1002将写数地址送到缓冲存贮器1001以便将输入的数字信号按输入线上的速率写入存贮器，对于DLU-1中的DS1，其速率为1.544兆比特/秒。送到缓冲存贮器1001的信号还有系统时钟信号(SYS CLOCK)。它是从对应的MS装置获得的。读计数器1003将读数地址送到缓冲存贮器1001，以便将存贮的信息按SYS CLOCK时钟频率读出，对于DLU-1中的DS1，此频率为1.664兆比特/秒。较高的SYS CLOCK时钟速率是考虑到插入额外位和填充位。填充位用来避免缓冲存贮器1001的溢出。为了达到此目的，鉴相器1004根据写计数器1002和读计数器1003的相位输出，并且按熟知的方式根据写数和读数地址与预定阈值之间的关系，产生一个填充请求信号。这个填充请求信号送到成帧器1005和程控帧定时发生器1006。
现在，扼要地参照图4，填充位是数位S1与S2，并且分别指示出含在数位C1和C2之中的信息是数据位还是填充位。在此例中，用多数表决原则来决定这一位是填充位还是数据位。这样，在图4的Ⅱ、Ⅲ、Ⅳ组中对应的C位(C1或C2)中有两个或全部逻辑1，表示填充位;两个或全部逻辑O表示数据位。对于正常操作而言。当在Ⅱ、Ⅲ和Ⅳ组里有两个或全部C1位为逻辑1时，S1为填充位，当在Ⅱ、Ⅲ和Ⅳ组里有两个或全部C2位为逻辑O时，S2为数据位。当要写入缓冲存贮器1001的数据多于由写计数器与读计数器之间相位决定的预定阈值时，S1和S2两者均为数据位(C1与C2有两个或全部为逻辑O)。当要写入的数据少于预定阈值时，S1和S2两者均为填充位(C1与C2有两个或全部为逻辑1)。
程控帧定时发生器1006响应于来自相应MS装置的系统时钟信号(SYS CLOCK)和同步器与去同步器的同步信号(SYFRSYNC)，预置一个产生定时信号的DLU型信号，以获得所需的信道帧格式。为了达到此目的，有一个禁止读数信号加到读计数器1003，当非数据信息读入成帧器1005时，禁止从缓冲存贮器1001读出数据。成帧器1005的输入有来自缓冲寄存器1001的数据、经过电路通路1008的“端对端”通信位，以及经过电路通路1009的保留位信息。成帧器1005响应于来自程控帧定时发生器1006的定时信号和来自鉴相器1004的填充请求信号，产生独特的公共信道帧格式。成帧器1005电路结构的简化框图示于图11。图中示出了多路复用器1101、成帧结构寄存器1102、“端对端”通信寄存器1103、保留位信息寄存器1104、C位寄存器1105，以及C位发生器1106。C位发生器1106响应于填充请求信号，根据对应的填充位(即S1或S2)是填充位还是数据位，产生一个合适的C位结构。复用器1101响应来自定时发生器1006(图10)的定时信号如图4所示，将成帧结构位、“端对端”通信位、保留位、C位与数据相组合，即插入到数据中。
现在回到图10，装置1007完成奇偶计算，在程控帧定时发生器1006的控制下，将奇偶位插入，如图4所示。在此例中，奇偶性是根据信道帧格式中前一组信号的第17位到后一组信号的第15位计算的。汇总在独特的公共信道帧格式中的数据送到一个相应的MS。
对于DS1信号，其信道帧格式如图4所示，并且在帧定时发生器1006的控制下获得的。为了达到此目的，在Ⅰ组中当成帧结构从寄存器1102(图11)插入位1-10期间，对于位1-14和16读计数器1003被禁止。任何需要的成帧结构均可采用。在此例中这个结构为1111010000。没有利用11-14位。一个DS1数据位插入到第15位，一个奇偶位插入到第16位。第Ⅰ组的17-208位是DS1数据。在Ⅱ组和Ⅲ组中。计数器1003对于1-14与16位也禁止读取数据，此时分别将填充指示位C1与C2插入第1、2位，将“端对端”通信位插入3-6位。7-14位没有利用。一个奇偶位插入到第16位。同样，DS1数据插入到第15位和17-208位。在Ⅳ组中，读计数器1003至少对1-13位禁止读取数据，并根据填充指示禁止对第14、15位读取数据。如果第14位和/或第15位是填充位，将读计数器1003适当地加以禁止。填充指示位C1与C2分别插入第1和第2位，保留位信息插入到3-6位。第7到13位不用。此外，第16位为奇偶位。17-208位是DS1数据。这样，如果两个填充位均作为数据位，则DS1信号利用信道帧中773个可利用的数据位位置。
在此例中，DLU-1的信道帧重复率为2千赫，这是一个来自相应的MS装置的送往程控帧定时发生器1006的同步信号(SYFRSYNC)。
图12是用于图9SYFR902的SYFR去同步器内部电路结构的简化框图。在此图中，对于DS1信号，信道帧格式中的输入数据由IDM202(图2)送到MS-1(图9)，接着送到成帧器1201。系统时钟信号(SYS CLOCK)也由MS-1送到成帧器1201、定时发生器1202、写计数器1203和缓冲存贮器1204。在此例中。对于DS1信号，SYS CLOCK时钟速率为1.664兆比特/秒。同样，用于DLU-1的频率为2千赫的(SYFR SYNC)同步信号也从帧发生器1201送到定时发生器1202。
帧发生器1201按已知的方式在每一信道帧的开始(图4)将10位成帧结构(在此例中为1111010000)组成一个帧。在奇偶校验器1205中计算成帧数据的奇偶位并检验错误。同样，奇偶性是根据信道帧格式中前一组信号的第17位到后一组信号的第15位计算的。如果发现奇偶错超过预定的错误阈值，则产生一种奇偶性出错状态。如果奇偶性出错状态的出现频度高于预定的阈值。则发生警报，和/或使保护开关动作。信道帧内的数据在分离器1206中进行分离，即提取，以获得DS1信号、“端对端”通信位、保留位和C位。分离器1206的具体结构示于图13，将在下面介绍。指示填充位位置，即S1和S2位(图4)。是否包含一个数据位还是填充位的填充指示信号从分离器1206送到定时发生器1202。定时发生器1202响应于(SYFR SYNC)同步信号和系统时钟信号(SYSCLOCK)，为控制分离器1206产生信号;此外，还响应于填充指示信号，为填充位位置为填充位时产生一个写禁止信号。定时发生器1202还对其它的额外位，即成帧位、奇偶位、“端对端”通信位、C位和保留位(见图4)，产生写禁止信号。写计数器1203在系统时钟信号(SYS CLOCK)和定时发生器1202的控制下产生写数地址，按用于DLU-1的1.664兆比特/秒SYS CLOCK时钟速率将分离的数据写入缓冲存贮器1204。同样，读计数器1207在恢复的线路时钟信号的控制下产生读数地址，按DLU-1的1.544兆比特/秒线路速率从缓冲存贮器1204读出存贮的数据。写计数器1203和读计数器1207的相位输出送到鉴相器1208。鉴相器产生一个信号，表示读、写计数器输出的相位差。这个相位差信号送到锁相环(PLL)1209，它按已知的方式产生所需的1.544兆比特/秒线路时钟信号。分解出来的数据和线路时钟信号送到一个有关的DSI装置，转换成传输用的双极性DS1信号。
图13示出了分离器装置1206内部电路结构的简化框图。在此图中示出的分离器1301接收信道帧格式中的输入信号。在此例中它是如图4所示的DLU-1信道帧格式。此外，还示出了存贮“端对端”通信位的寄存器1302、存贮保留位的寄存器1303、存贮C位的寄存器1304，以及C位校验逻辑1305。分离器1301受定时发生器定时信号的控制，将输入信道帧中的数位进行分解。这样，根据图4用于DLU-1的DS1信号信道帧格式，将“端对端”通信位，即Ⅱ组和Ⅲ组信号中的3-6位送到寄存器1302予以存贮，在需要时可用。同样，Ⅳ组信号的保留位3-6位送到寄存器存贮，在需要时可用。目前，保留位还未用到，但保留起来以备后用。Ⅱ、Ⅲ、Ⅳ组中的C位，即C1和C2位，送寄存器1304存贮。C1和C2位在逻辑电路1305中进行校验，以决定对应的填充位S1和S2是数据位还是填充位。上面已指出，如果全部三个或两个C1位或C2位为逻辑0，则相应的填充位为数据位;如果全部三个或两个C1位或C2位为逻辑1，则相应的填充位是一个填充位。数据位/填充位指示被送到定时发生器1202作为上述用途。
再参阅图12和图4中的信道帧格式，定时发生器1202控制写计数器1203，在额外位和其他不用的位持续期间，利用禁止将数位从分离器装置写入缓冲存贮器的方法，将上述这些位除掉。这样，写计数器1203禁止在Ⅰ、Ⅱ、Ⅲ组中写入1-14位和16位，禁止在Ⅳ组中禁止写入1-13位，当对应的C位指示填充位时，禁止在Ⅳ组中写入S1与S2。因此，只有DS1数据才写入缓冲存贮器1204。然后这些DS1数据在读计数器1207的控制下以1.544兆比特/秒的速率从缓冲存贮器1204读出。
图14示出了图9中采用的MS-1内部电路结构的简化框图。图中示出了先进先先出(FIFO)寄存器1401、1402、1403与1404、转换器1405以及定时器1406。此外，虽然来往于FIFO1401-1404和转换器1405之间的电路通路在图中都是双向的，本技术领域：
里的专业人员都十分清楚，对于电路的输入与输出需要作适当的联接。
在MS-1的发送方向，16位字是从相应的SYFR902同步器装置获得的，它们暂存在FIFO1401-1404。然后，转换器1405按预定的次序从FIFO1401-1404中的每个寄存器转换或选择一个16位字。也就是说，依次从FIFO1401选择一个16位字，从FIFO1402选择一个16位字，从FIFO1403选择一个16位字，最后从FIFO1404选择一个16位字。这个操作顺序将连续重复地进行，这样，字就按预定的速率(在此例中为6.656兆比特/秒)依次以串行形式送到交错器与分离器IDM202(图2)。
在MS-1的接收方向。16位字以图4的通道帧格式串行地从IDM202(图2)送出，由转换器1405传送到FIFO1401-1404中相应的寄存器。FIFO1401-1404的输出以1.664兆比特/秒的DLU-1 SYS CLOCK时钟速率传送到SYFR902(图9)去同步器装置中的相应装置。
定时器1406响应于IDM CLOCK时钟信号，在此例中其速率为6.656兆比特/秒，同时还响应于信道帧同步信号CF SYNC，在此例中是2千赫的频率的信号，以产生1.664兆比特/秒的DLU-1 SYS CLOCK时钟信号与SYFR SYNC同步信号，后者是CF SYNC的变形，对于DLU-1是一个2千赫的信号。
图15示出了用于联接图2中DLM201中两个DS1C信号的DLU-1C的内部电路结构的简化框图。同样，为了说明简练起见，所示的电路通路都是双向的，本技术领域：
里的专业人员都清楚，对于发送与接收方向需要适当的联接。图中示出数字信号接口(DSI)装置1501与1502，同步器与去同步器(SYFR)1503和1504，以及复用器/分离器与转换器(MS-1C)1505。DLU-1是用来将两个DS1C输入信号联接到交错器与分离器(IDM)202(图2)。DSI1501和1502中的每个装置包括一个用来恢复3.152兆比特/秒DS1C时钟信号的锁相环、一个双极-单极变换器和单极-双极变换器、一个用来补偿增益和/或时延失真的均衡器、性能监视器和DS1C环联维护设施等。这类数字信号接口是众所周知。在接收方向，DSI1501与1502用来将DS1C PCM信号转换成单极信号并恢复3.152兆比特/秒的DS1C时钟信号。该单极DS1C信号和时钟信号分别从DSI 1501和DSI502送到SYFR1503和SYFR1504。在发送方向，每个DSI将再生的单极性DS1C信号转换成双极性信号，并以3.152兆比特/秒的速率将DS1C信号送到相应的输出传输线路。
每个SYFR1503和1504均包括一个同步器和去同步器，其结构和工作方式与图10-13所示在上面介绍DLU-1时提到的装置基本上相同。唯一的差异是同步器将DS1C信号信成图5所示的信道帧格式，去同步器将图5的信道帧格式进行分解，获得再生的单极性DS1C信号、SYS CLOCK时钟信号以及SYFC SYNC同步信号。从图5可知，与DS1信号相比，DS1C数据在信道帧格式中需用到一些附加的数据位位置，同时填充位位置S1和S2是Ⅳ组信号中的第10与11位。同样，如果填充位计为数据位，则DS1C信号则可使用信道帧格式中的789个数据位位置。
在此例中，用于DLU-1C的SYC CLOCK时钟信号为3.328兆比特/秒，而SYFR SYNC为4千赫。这样，可以发现，用于DLU-1C的SYS CLOCK和SYFR SYNC信号的速率为DLU-1速率的两倍。因此，在每个0.5毫秒的公共信道帧时间间隔内，每条DS1C线路产生两个信道帧。
MS-1C 1505在发送方向将16位的数字字从SYFR1503和1502按预定次序送到IDM202(图2)。为了达到此目的，先有一个16位字从SYFR1503发出，接着从SYFR1504发出一个16位字。这种操作次序连续重复进行，将16位的字以6.656兆比特/秒的速率按串行形式从DLU-1C送到IDM202(图2)。另一种方案是先由SYFR1503发出两个16位字，然后从SYFR1504发出两个16位字，但此时必须在接收方向也采用这种操作次序。
在接收方向，MS-1C 1505将从IDM202接收的图5所示DLU-1C信道帧格式中的16位字送到SYFR1503和1504。同样，重复这样的操作次序一个16位数字字送到SYFR1503，接着将一个16位字送到SYFR1504。也就是说，16位字交替送到与分配给DLU-1C的两个DS1C信号有关的SYFR。此外，另一种方案是先送两个16位字到SYFR1503，然后再送两个16位字到SYFR1504。
图16示出了图15中MS-1C1505内部电路结构的简化框图。图中示出的有先进先出寄存器(FIFO)1601与1602、转换器1603以及定时装置1604。在发送方向，将来自图5所示DLU-1C信道帧格式的16位数字字分别从SYFR1503和1504(图15)送到FIFO1601和1602。转换器1603按预定的重复操作次序(例如先从FIFO1601来一个字，然后从FIFO1602再来一个字)将16位数字送到IDM202(图2)。这些字按6.656兆比特/秒的IDM CLOCK时钟速率依次以串行形式发送。
在接收方向，根据指派给两个DS1C信号和这个DLU-1C装置的IS格式中的字(图8)，将数字字以串行的形式从IDM202(图2)送到转换器1603。接着，转换器1603又将这些数字字依次传送FIFO1601和FIFO1602。然后，来自FIFO1601和1602的数字字分别被送到SYFR1503和1504(图15)，为DLU-1C对信道帧进行分解。
定时器1604响应于来自IDM202的IDM CLOCK和OF SYNC信号，为DLU-1C产生SYS CLOCK和SYFR SYNC信号。在此例中，DLU-1C SYS CLOCLOCK的速率为3.328兆比特/秒，SYFR SYNC为4千赫。
另一种方案与每个DS1C信号采用一个SYFR电路、以4千赫的频率产生信道帧的方案不同，它对于每个DS1C信号采用两个SYFR电路，每个电路以2千赫的频率产生信道帧。
图17示出了DLU-2内部电路结构的简化框图，DLU-2为DS2信号产生信道帧格式，并将它送到IDM202(图2)。为了说明简练，图中所示均为双向电路通路。本技术领域：
的技术人员都十分清楚，在发送和接收方向需作适当的电路联接。图中示出的有数字信号接口(DSI)1701、同步器与去同步器(SYFR)1702，以及复用器/分离器(MS-2)1703。DSI1701用来为DS2信号联接输入输出线路，它包括一个用来恢复6.312兆比特/秒DS2时钟信号的锁相环、一个双极-单极变换器和一个单极-双极变换器、一个补偿增益和/或时延失真的均衡器、性能监视器等，这些数字接口部件是公知技术。在输入方向，DSI1701响应于以B6ZS编码的双极形式表示的输入DS2信号，产生6.312兆比特/秒的输入DS2时钟信号，并将输入的双极信号变换成单极信号。接着，将单极DS2信号和时钟送到SYFR1702。在输出方向，DSI1701响应于来自SYFR1702的DS2时钟信号和单极DS2数据，将数据转换成B6ZS编码的双极形式，以便在输出传输线路发送出去。
SYFR1702在结构和工作原理方面，与图10-13所示、在上面讨论DLU-1时提到的SYFR基本上相同。唯一的差异是SYFR同步器将输入的DS2信号组成图6所示的信道帧格式，SYFR去同步器将图6所示的信道帧格式进行分解，获得再生的单极DS2信号、SYS CLOCK时钟信号，以及SYFR SYNC信号。从图6的DLU-2信道帧可知，与图4所示用于DLU-1的DS1信号相比，DS2数据需要用到附加的数据位位置，并且填充位位置S1与S2位于Ⅳ组信号的第9和第10位(图6)。如果填充位计为数据位，则在信道帧格式中DS2信号用到790个数据位。
在此例中，DLU-2 SYS CLOCK时钟为6.656兆比特/秒速率的信号，SYFR SYNC为8千赫。这些速率四倍于DLU-1对于DS1信号的速率。因此，在每个0.5毫秒公共信道帧时间间隔内，产生四个DS2数据的信道帧，它相当于四个DS1信道帧。
MS-2 1703工作于发送方式时，以6.656兆比特/秒的IS速率将16位数字字以串行形式送到IDM202(图2)。当工作于接收方式时，根据IS格式(图8)中分配给这个DLU-2的字位置，MS-2 1703将从IDM202接收到的16位字以串行形式送到SYFR1702进行分解。
图18示出了图17中MS-2 1703电路结构的简化框图。图中示出的有先进先出寄存器(FIFO)1801和定时器1802。此外，在发送方向，来自图6DLU-2信道帧格式的16位数字字从SYFR1702(图17)获得，并以6.656兆比特/秒的速率以串行形式经过FIRO1801送到IDM202(图2)。在接收方向，从IDM202(图2)获得16位数字字，并以6.656兆比特/秒的IS速率按串行形式送到FIFO1801，随后送到SSYFR1702(图17)进行帧的分解。定时器1802响应于IDM CLOCK时钟信号和OF SYNC帧同步信号，产生6.656兆比特/秒的DLU-2的SYS CLOCK系统时钟信号和8千赫的SYFR SYNC同步信号。
另一种方案与每个DS2信号采用一个SYFR电路、以8千赫速率产生信道帧的方案不同，它使用四个SYFR电路，每个电路以2千赫的速率产生信道帧。
图19示出了图2中DLU-3内部电路结构的简化框图，它用于将DS3信号联接到IDM202(图2)。图中示出数字信号接口(DSI)1901、同步器与去同步器(SYFR)1902以及复用器/分离器与转换器(MS-3)1903。如同其它几个DLU装置，DSI1901将输入的DS3信号传送到SYFR1902，并将SYFR1902输出的DS3信号传送到传输线路。DSI 1901包括一个用来恢复44.736兆比特/秒DS3时钟信号的锁相环、一个双极-单极变换器和单极-双极变换器、一个补偿增益和/或时延失真的均衡器、性能监视器等。这类数字接口是公知技术。在输入方向。DSI1901将以B3ZS编码的双极形式表示的DS3信号变换成单极信号，取出44.736兆比特/秒的DS3时钟信号。DS3单极数据信号和时钟送到SYFR1902。在输出方向，DSI1901将来自SYFR1902的DS3单极数据信号变换成B3ZS编码的双极形式，并以44.736兆比特/秒的速率，将再生的DS3信号传送到相应的传输线路。
SYFR1902和图10-13所示、在上面讨论DLU-1时提到的SYFR基本上相同。唯一的差异是SYFR1902同步器将输入的DS3单极数据组成如图7所示的DLU-3信道帧格式，SYFR去同步器将图7的DLU-3信道帧格式进行分解，获得再生的单极DS3数据、SYS CLOCK信号和SYFR SYNC信号。从图7可知，与DS1、DS1C以及DS2信号相比，DS3数据需用到附加的数字位位置，并且只用到Ⅵ组信号中的第8位作为填充位位置S(图7)。此外，只用到5位填充指示位。这样，当五个C位(三个C1，两个C2)中有三个或更多个为逻辑1时，S位是填充位，当C位中有三个或更多个为逻辑0时，该填充位S为数据位。不用的C位(Ⅳ组中的C2)以及Ⅳ组中不用的第7位可用作附加的数据信道或附加的通信信道，在需要时也可以并入Ⅳ组中的保留位空间。采用五个C位和正的填充，对于高传输速率的DS3信号能保证较高的精度。如果填充位中是数据位，则DS3信号可以使用信道帧格式中的799个数据位位置。
在此例中，DLU-3 SYS CLOCK的速率为46.592兆比特/秒，SYFR为56千赫。因此，在每个0.5毫秒的公共信道帧时间间隔内产生28个DS3数据的信道帧，它相当于28个DS1信道帧。
在发送方向，MS-3 1903将16位数字字从SYFR 1902经过七条电路通路送到IDM202(图2)。这七条电路通路中的每一条以6.656兆比特/秒的IS CLOCK速率发送数字字。16位字经过MS-3 1903按预定的次序发出，如图2所示。在接收方向，MS-3 1903根据IS格式中(图8)分配给该DLU-3的字位置，从IDM202经过七条电路通路按预定次序以串行形式接收16位字。MS-3 1903将来自七条线的16位字组合成一个串行信号，以46.592兆比特/秒的SYS CLOCK速率送到SYFR1702进行解帧。有一种方案不用七条电路通路，而采用一条电路通路，它以46.592兆比特/秒的速率与MS-3 1903交换16位字。
图20示出了图19中MS-3 1903内部电路结构的简化框图。图中示出转换器2001、先进先出寄存器(FIFO)2002到2008，定时器2009。在发送方向，转换器2001接收来自在SYFR1902形成的信道帧(图7)的16位数字字，并将这些16位字按次序送到FIFO2002到2008。这样，在本例中，将第一个来自DLU-3信道帧的16位字送到FIFO2002，第二个字送到FIFO2003，第三个字送到FIFO2004，第四个字送到FIFO2005，第五个字送到FIFO2006，第六个字送到FIFO2007。最后将第七个字送到FIFO2008。这个操作次序，即将16位字送到FIFO2002-2008中的每个寄存器，在公共信道帧时间间隔内，对全部DLU-3信道帧中剩下的字都反复进行。数字字以6.656兆比特/秒的IDM时钟速率从FIFO2002-2008输出到IDM202(图2)。
在接收方向，来自DLU-3信道帧的16位数字字，经过IDM202(图2)，从IS格式中分配给该DLU-3的字位置以6.656兆比特/秒的IDM时钟速率送到对应的FIFO2002-2008。接着，转换器2001以46.592兆比特/秒的SYS CLOCK时钟速率按串行形式将从FIFO2002-2008输出的字送到SYFR1902去同步器进行解帧。此外，信号转移的次序是从FIFO2002到FIFO2008的输出开始，按预定的次序取得16位数字字。
定时器2009对IDM CLOCK和OF SYNC信号作出响应，产生46.592兆比特/秒的DLU-3 SYS CLOCK和56千赫的SYFR SYNC信号。IDM CLOCK信号同步FIFO2002-2008，DLU-3 SYS CLOCK信号同步转换器2001。
虽然在本例中DLU-3的输入输出的顺序是将一个16位字送到七条电路通路中的每一通路，但另一种方案可依次向每条线输送四个字。此外，如果需要的话，可采用七个SYFR电路，按照与DLU-2相似的方式加以安排，在一个0.5毫秒的公共信道帧时间间隔内产生四个信道帧。另一种方案是采用28个SYFR电路，在一个公共信道帧时间间隔内产生28个独立的DLU-3信道帧。这样，与28个SYFR中每个SYFR有关的信道帧重复率将是2千赫。另外还有一种方案是采用一条电路通路来与IDM202(图2)交换16位字。在这种情况下，字将以46.592兆比特/秒的速率传输。应当指出，如果采用三个DLU-3装置，每个通过一条电路通路来发送字，总共有三条电路通路。则操作次序可能是先与每个DLU交换第一个字，接着与每个DLU交换第二个字，等等，直到全部84个字交换结束为止。
交错器与分离器(IDM)202(图2)的具体结构以简化框图的方式示于图21。图中示出的串一并(S/P)(并-串(P/S))变换器2101与2121、双时隙交换器(TSI)2122和控制与定时器2123。虽然为了叙述简明起见，所示电路通路均为双向，但本技术领域：
的技术人员都很清楚，在发送和接收方向要采用适当的电路联接和设备。
在发送方向，来自DLM201(图2)中DLU装置的数字字，以6.656兆比特/秒的IDM CLOCK时钟速率通过一条电路通路送到一个对应的串-并(S/P)变换器2101～2121。对于DLU-3，来自DS3信道帧的数字经过七条线路送到七个S/P变换器。在此例中，S/P变换器2101-2121将串行字变换成并行形式，然后送到时隙交换器(TSI)2122。应当注意，如果DLU-3只用一条电路通路，则S/P变换器的数目就不同，与DDLU-3装置有关的S/P变换器的定时频率将是46.592兆比特/秒，而不是6.656兆比特/秒IDM CLOCK时钟速率。TSI 2122包括几个随机取数存贮器RAM，根据来自DLM201(图2)的组合信号，在控制与定时器2123的控制下，按预定的映像格式将S/P变换器2101～2121输出的16位字写入RAM。从TSI2122读出图8所示IS格式中的字，也是在控制与定时器2123的控制下完成的。来自DLM201(图2)的数字字写入到TSI2122，然后，从中读出根据由DLM201中DLU装置类型决定的预定的编码结构。采用TSI可以便于将数字字插入到IS格式中所需的数据字位置。然而，在此例中TSI2122只完成简单的线性映像，即来自DLM201的第一个字插入到IS格式中的第一个数据字位置，依此类推，一直到第84个数据字位置。这种TSI装置以及按预定的映像格式将数字字写入存贮器和从中读出数字字的方法，在技术界是熟知的。例如，可参阅1981年11月3日为R.P.Abbot等发布的美国专利4，298，977，以及1977年7月12日为J.W.Lurtz发布的美国专利4，035，584。
在此例中，DLM201包括三个DLU-1装置、三个DLU-1C装置、一个DLU-2装置和两个DLU-3装置。这样，参阅图2可知，在图8的IS格式中IS数据字1到12中的每个字均包括一个来自12个分别对应DS1信号的数字字，IS数据字13-14包括六个分别对应DS1C信号的数字字，IS数据字25-28包括对应DS2信号的数字字，IS数据字29-56包括一个DS3信号的数据字，以及IS数据字57-84包括另一个DS3信号的数据字。在需要时传输系统利用四个额外字位置来传送成帧信息、交换保护信息、报警等功能。在数字传输系统中，成帧信息一般用来对接收到的数字信息进行帧同步。这样，送到IDM202(图2)的IS信号已考虑到帧同步，所以每个数据字位置可以很快的识别出来。IS帧的重复率为104千赫，并以146.432兆比特/秒的速率输出IS信号。
图22示出了增减器内部电路结构的简化框图，它可以有效地用于图1的系统，在传输体系中，即DS1、DS1C、DS2或DS3，用以增加和/或减少一个或多个数字信号。图中示出的有增减模块2201交错器与分离器(IDM)2202和DLM2203。增减模块2201的详细电路示于图23，下面加以说明。增减模块2201是用来以图8的IS格式与IDM2202交换有关的数字信号。IDM2202在结构和工作原理方面与上述IDM202(图2)基本相同。只是IS信号中包含的数据字以及与DLM2203交换的数据字不同。DLM2203在结构与工作原理方面与上述DLM201(图2)基本相同。区别在于使用哪个DLU装置，这就取决于在某个终端上要增减的信号进行组合。例如，如果要增减DS1信号，则要用一定数目的DLU-1装置。上面已指出，DLU-1最多可将四个DS1信号联接到IDM。同样，如果要增减DS1C信号，则要用一定数目的DLU-1C装置。每个DLU-1C装置最多可将两个DS1C信号联接到IDM。如果要增减DS2信号，则要用一定数目的DLU-2装置。每个DLU-2装置联接一个DS2信号。如果要增减DS3信号。则要用一定数目的DLU-3装置。每个DLU-3装置联接一个DS3信号。此外应当指出，对于每个数字信号采用独特的包括编组IS数据字的IS帧格式，可以按照本发明的一个方面在中间终端方便地增减信号。任何组合数字信号均可增减，最多可达84个DS1等效信号。然而，如果全部84个等效DS1信号均被增减。这个终端就被认为是组合终端而不是增减终端。由于采用产生IS帧格式并对与数字信号有关的IS数据进行编组的方式，实现一步复用(分离)操作，在某个终端增减的某种信号或组合信号可以方便地进行更改。DLM2203只需配以合适的DLU装置和增减模块2201，控制它将IS数据字增加到进出IS帧的有关字隙，或者从中取出将其减掉。
图23示出了增减模块2201内部电路结构的简化框图。在图示出的有控制器2301、时隙交换器(TSI)2302、2303、2304、2305、2306和2307以及数字选择器2308、2309和2310。TSI2304、2305和2307以及数字选择器2309与2310在控制器2301的控制下，在第一个传输方向将数据字增入IS信号，或从IS信号中将其减掉。同样，TSI2302、2303、2306以及数字选择器2308与2310，也在控制器2301的控制下，在第二传输方向将数据字增入IS信号，或从IS信号中将其减掉。数字选择器2310，在控制器2301的控制下，选取、即获得这样一些IS数据字;并把它反馈送到IDM2202(图22)，这些数据字与从TSI2306和2307以及从向第一和第二传输方向发送的IS信号中减掉数据的数字信号有关。同样，数字选择器2308选择这样一些IS数据字，这些数据字对应于来自TSI2303并被增入到(即信号到)向TSI2302的第二传输方向发送的数字信号或其他信号。数字选择器2309选择这样一些IS数据字，这些数据字对应于来自TSI2305，并被增入到(即组合到)按TSI2304的第一传输方向传输的数字信号或其他信号。此外，控制选择器2309，使它不选取数字信号的IS信号中正在被减掉的数据字。TSI2304用来调换第一传输方向上输入IS信号数据字位置的IS数据字，使得减字后IS信号中剩下的字位于合适的数据字位置，以便送往数字选择器2309。同样，TSI 2305用来调换要加到即将发送的IS信号适当的字位置上的数据字的位置，然后，发送到IDM2202。可能会需要调换时隙，例如，当数字信号已经开始按第一传输方向发送时，要增入到第一传输方向的数字信号占据了同样的时隙或数据字位置。TSI2302和2303用来在第二传输方向完成相仿的功能。TSI2307和2306分别用来调换在第一和第二传输方向内正在被减掉的数据字的字位置。此外，在下述情况下也需要调换时隙正在从两个传输方向减去的数据字在IS信号中占有同一个数据字位置，此外，还要将这些字插入到正在向IDM2202(图22)发送的IS信号的数据字位置中去，IDM2202相当于DLM2203(图22)中的DLU装置。TSI2303和2305对正在增入的IS数据字完成同样的功能。这些数据字必须增入到还留有可用空间的IS信号格式，并加入到分配给被加信号的对应数据位置组，以便送往远程终端。TSI还完成IS信号的时间调整。将TSI2302到2307中的存贮器用作缓冲存贮器，一般就可以获得这种时间调整。将数据字映入或映出TSI2302-2307是在控制器2301控制下按已知的方式实现的。采用这些数字选择器，正如上面已指出的那样，是因为要对IS信号重复帧成组地增减数据字，这些数据字的数目根据被增减的具体数字信号是不相同的。
在使用采纳本发明方法的特殊系统时，先由技工将使用的终端设置好，将分配给终端的有关数字信号联接好。一旦设置完毕，预计在相当长的一段时间内系统将保持这种结构不变。如果需要，系统结构可以修改以满足使用要求的变化和(或)增加。还可以预期，将来系统结构的设定和(或)改变，将在操作保障系统和本地处理机提供的信息控制下自动地完成。其中用于自动系统设定和改变的控制信息，可放在IS信号格式的额外数据字位置中传输。
至此应当知道，上述内容仅仅用来阐明本发明的原理，本技术领域：
的技术人员还可以提出各种的变动方案。
权利要求
1.一种用来形成信道帧的数字成帧器，每帧有若干数据位位置以及若干其它位位置，以便将多组具有一种或多种传输速率的数字信号加以组合，其特征是，根据要成帧的输入数字信号中的某一个信号，将数位从上述输入数字信号插入信道帧数据位位置的装置，以及根据要成帧的上述输入数字信号的数字传输速率与一组预定数字信号中某个信号的传输率之间的预定关系，在一个预定的时间间隔内形成若干上述信道帧的装置。
2.根据权利要求
1所限定的发明，其特征是上述一组预定的数字信号包括具有第一预定传输速率的数字信号，其中在所述预定时间间隔内形成的上述信道帧数，直接决定于要成帧的上述输入数字信号中上述第一传输速率信号的等效信号数。
3.根据权利要求
2所限定的发明，其特征是，上述形成若干信道帧的装置包括上述要成帧的输入信号以预定的信道帧重复率形成信道帧的装置。
4.根据权利要求
3所限定的发明，其特征是，上述第一传输速率信号具有预定的信道帧重复率，要成帧信号的上述预定信道帧重复率决定于要成帧的上述输入信号中等效第一传输速率信号的数目，以及上述预定第一传输率信号信道帧的重复率。
5.根据权利要求
4所限定的发明，其特征是，上述第一传输率信号是上述有一组信号中传输速率最低的一个信号。
6.根据权利要求
4所限定的发明，其特征是，上述第一传输速率数字信号具有一个输入帧重复率，其中上述第一传输速率数字信号的信道帧重复率为所述输入帧重复率的约数。
7.根据权利要求
6所限定的发明，其特征是，上述输入帧重复率为8千赫。
8.根据权利要求
7所限定的发明，其特征是，上述第一传输速率数字信号的信道帧重复率为2千赫。
9.根据权利要求
6所限定的发明，其特征是，上述的一组数字信号至少包括DS1信号、DS1C信号、DS2信号和DS3信号。
10.根据权利要求
9所限定的发明，其特征是，上述DS1信号的信道帧重复率为2千赫，上述DS1C信号的信道帧重复率为4千赫，上述DS2信号的信道帧重复率为8千赫，以及上述DS3信号的信道帧重复率为56千赫。
11.根据权利要求
1所限定的发明，其特征是，上述信道帧包括预定数目的数位组，每个组具有预定数目的数位位置，以若干数字的方式排列。
12.据据权利要求
11所限定的发明，其特征是，上述的其它位位置分布在信道帧内，并包含在上述每个数位组中的第一个数字字之中。
13.根据权利要求
2所限定的发明，其特征是，上述数位组的数目为4。
14.根据权利要求
13的限定的发明，其特征是，每组包括以16位数字字的方式安排的208个数位位置。
15.根据权利要求
12的限定的发明，其特征是，上述其它位位置包括预定数目的成帧位、预定数目的奇偶校验位、预定数目的用于通信信道的数位、预定数目的填充位、预定数目的填充指示位，以及预定数目的保留位，其中成帧位和奇偶校验位放在第一个上述数位组的第一个字的预定数字之中。填充指示位放在第二、第三与第四个所述数位组的第一个字的预定数位之中。所述用于通信信道的数位放在所述第二、第三数位组的所述第一个字的预定数位之中，所述保留位放在所述第四数字组的上述第一个字的预定数位之中，剩下的奇偶校验位放在所述第二、第三与第四数位组的上述第一个字的预定数位之中，上述的若干填充位放在上述第四数位组的第一个字的一个或多个数位之中，由要成帧的具体输入数字信号决定。
专利摘要
若干具有一种或多种数字传输速率的数字信号，利用一种独特的公共信道帧格式组合在一起。这种信道帧格式包括若干数据位位置和若干额外位位置。使用的数据位位置的数目决定于具体的输入信号。同样，在一个特定的公共成帧时间间隔形成的帧数，决定于该信号的数字传输速率。在特殊情况下，在公共信道帧时间间隔内形成的帧数，决定于包含在要成帧的信号中等效最低传输速率信号的数目。额外位分布在通道帧格式内。
文档编号H04J3/22GK86105447SQ86105447
公开日1987年3月4日 申请日期1986年8月25日
发明者埃里克·胡姆里·安盖尔, 索马斯·约瑟夫·阿普里尔, 方荣青, 比昂格·吉·利, 詹·迪特·斯帕林克 申请人:美国电话电报公司导出引文BiBTeX, EndNote, RefMan