时分交换装置的制作方法

专利名称：时分交换装置的制作方法
技术领域：
本发明涉及通称的异步时分交换装置，这种交换装置在下文将称之为ATD交换装置。
ATD交换装置被用于在数字数据传输系统中接收多路复用的数据流，以及把入局数据流分配给所需的输出端口。
本发明特别地(但不仅仅是)涉及用于执行分组交换的ATD交换装置。在一个分组交换系统中，每个入局数据流都包含一个称作多单元(cells)的序列，例如每个单元包括32个字节的数据，和一个含有控制数据的报头(header)，单元的目的地能够由上述控制数据来确定。典型地对一个32字节的单元来说，报头将为4字节长。然而，对于ATD交换装置的运行来说，单元和报头的长度都不是十分重要的。
由于传输速率和经数字传输系统处理的数字业务量不断的增长，使得交换数据流的问题愈加变得复杂。
本发明提供一种ATD交换装置，它具有处理相当大批量输入数据流的能力，但采用的是现有的可利用的技术。
因此，本发明的一个方面在于，一个用于处理多个具有顺序数据单元的异步串行数据流的异步时分交换装置，该ATD交换装置包括有多个输入端口，每个输入端口能够接收一个数据流;和多个输出端口，每个端口能够发送一个数据流，其中该ATD交换装置包括一个中心级，它提供多个通路，通过这些通路接收到的每个数据单元能够到达它所需要的输出端口。该中心级在输入和输出端口之间采用同步交换，并对任何可能的通路提供一个固定的延迟，从而一个给定的输入单元能够通过ATD交换装置，从一个输入端口到达一个输出端口。
本发明的第二个方面在于，一个用于以一个第一频率处理多个具有顺序数据单元的异步串行数据流的ATD交换装置，该ATD交换装置包括多个输入端口，每个输入端口能够接收一个数据流，并把该数据流的众单元分散给N个输出端(这里N为整数)，每个输出端被连接到一个单独的在下文给予解释的DMR电路。这些DMR电路有N个输入端和N个输出端，每个DMR电路的每个输出端与多个中心级交换装置中的一个相连接，以这样一种方式，在由DMR电路周期时间定义的一个交换周期期间，每个输入端口都能接到所有的中心级交换装置，而中心交换装置被连接到多个输出端口。
基本地DMR表示多路分解-混合-再次多路复用(Demultiplex-Mix-Remultiplex)。一个DMR电路就是一个固定空分交换装置，它具有N个输入端，N个时间间隔和N个输出端，并且周期地运行，以使每个输入在第N分之一的时间到达各自的输出。由于这些DMR级对串行数据流具有一个简单的空分交换功能，因此它们对交换时间不增加任何延迟。
更可取的是输入端口，DMR电路，中心交换级和输出端口其数量是相同的。
按照本发明的另一个特征，每个中心交换级具有N个输出端，每个输出端连接到一组与输入DMR电路相似的输出DMR电路中的一个单独的输出DMR电路，每个具有N个输出端中的一个输出DMR电路连接到一个输出端口，每个输出端口具有N个输入端。
按照本发明一个更进一步的特征，上述ATD交换装置中的数据传输速率比入局和出局数据流的速率低。
为了更好地理解本发明，将通过举例方式描述一个实施例。参见附图，其中

图1是按照本发明的一个ATD实施例的原理图;
图2示出了一个按照本发明非常简化了的ATD交换装置的方框图;
图3是交换装置的接收和发送外层级的一个方框图;
图4是一个表明在ATD交换装置运行中时序的时间图;
图5是一个表示在交换装置中如何得到路由数据的时间图;
图6是一个控制级的方框图。
现在参见图1，图1示出了一个信号输入端和相关的按照本发明的一个ATD交换装置构成的交换装置10。端口10可以连接到一组中心交换装置20，并可依次连接到一个输出端口30。上述输入端口是一组相似的输入端口的一部分。每个输入端口接收一个数据流，该数据流由一个多字节单元序列组成，每个单元具有一个报头，根据该报头可以获得该单元的目的地。当一个单元和它的报头被一个输入端口接收后，与该输入端口相关的交换装置就把这些单元顺序地分配给若干个输出端。每个输入端口10的每个输出端与下文将要提到的一个DMR电路相连接。这些电路在图1中没有示出。
输入DMR电路的每一个，依次具有它的N个输出端，它们与相等数量的互不相同的中心交换装置20相连接，这些交换装置20形成了ATD交换装置的中心级。每个中心交换装置具有相同数量的输入端作为外层交换装置，并且DMR电路具有输出端。每个中心交换装置还具有相同数量的输出端，每个输出端与一个同输入DMR电路相似的DMR电路相连接。事实上，当输出DMR电路的每一个依次与N个输出交换装置和相应的端口连接时，作为完整的ATD交换装置，相对于中心级20是对称的。
在所描述的形式中，输入交换装置，输入DMR电路，中心交换装置，输出DMR电路和输出交换装置具有相等的数量。于是在所描述的这种对称的ATD交换装置中，将有X个输出交换装置，X个中心交换装置，2X个DMR电路和X个输出交换装置，这里X是N的整数倍。
这种对称安排的结果使得每个输入端口10在一个周期或一个窗口期间，都可以使用所有的中心交换装置20，所说的周期或窗口取决于整个ATD交换装置的内部参数。此外，对于任何到达一个输入端口的单元来说，有可能有X条通过交换装置到达它想去的输出端口的路。
在本发明实施例中，有256个输入端口和256个输出端口，N＝16。入局数据流具有155兆比特的速率，而在交换装置内部的电路，如DMR级和中心交换装置，则以20兆比特的较低速率工作。因为DMR级具有一个16单位的周期，这就给定了一个16的内部帧周期，以便在每个16内部帧周期，使256个输入端口中的每一个端口与256个中心交换装置中的每一个相连接，这一周期足以满足通过一个入局数据流的一个单元。每个单元是32字节长，并且具有一个相应的千字节长的报头。
每个中心交换装置20都有16个输出端，它们与16个单独的输出DMR电路相连接。这些输出DMR电路在构成和运行上与输入DMR电路是相同的，并且每个输出DMR电路都连接16个输出端口30。于是，在一个输入端口上的任何数据流中的任何单元都具有256个可能的路由到达它的目的地。这些单元都达输入端侧时，它们也以相同的顺序到达ATD交换装置的输出端侧，所以不存在为单元排序的问题。这种排序是中心级对一个被传输通过交换装置的单元恒定延迟的结果，是一个重要的因素。
在所描述的实施例中，288比特(32+4个8位位组)长的基本输入单元被扩展到320比特，以给出一个32比特的控制能力，使得中心交换级能够处理单独单元的路由。
现在参见图2，该方框图较详细地示出了外层输入级，输入DMR电路，中心交换级，输出DMR电路和输出级。在该图中，第一外层输入级编号为0，表示在10中;最后的输入级编号为255，表示在10′中。对于每个输入级仅仅示出了一条输出线11，但事实上正如上面所描述的那样，每个输入级都具有16个输出端，其每个输出都送到不同的DMR。于是，256个DMR电路15的每一个都连接着输入级的16个输出端，并且它们也具有16个输出端，每个输出端连接到不同的中心交换装置20。每个中心交换装置有16个输入端和16个输出端，并且输出端中的每一个都连接到一个不同的输出DMR电路25，每个DMR电路25又依次连接到16个输出级30。
图3较详细地示出了一个外层输入级10和一个输出级30。
一个输入数据流在50处由一个适当的线路终端设备51所接收，该数据流由多个顺序的数据单元所组成，每个单元具有一个相应的报头。被接收的信号传送到一个报头翻译电路52，在一个适当的处理器控制下，报头翻译电路52对上述单元的报头进行翻译，以便能够确定它的目的地。
单元帧的定时安排使得输入级的输出和中心交换级的接收是交错的。这样安排是为了保证每个外层级交换装置在一个周期或窗口期间，具有一个专一的中心交换装置。交换装置利用它们的时间窗口确定中心级的能力，以便保持，然后传送一个单元到一个给定的输出端口，这种交错从图4所示的时间图中能够更好地理解。该图示出了一个在图3中给出的那种单一外层级交换装置的16个输出端。如在运行中所描述的，输入数据流被逐个单元地分配到16个输出端，每个输出端都连接到一个DMR级。这些输出端以0-15表示，而窗口0意味着对数据流中的第一单元有被送到中心交换装置0的机会等等。如果不对窗口进行交错的安排，单元虽然可以被传送通过交换装置，但对交换装置功能来说，它的工作是十分困难的。
如上所述，每个单元具有多个可能的路由可用，以使它通过交换装置。然而当交换装置实际处理一个负载时，一些路由将不可避免地被来自其它输入级的数据单元所占用。为了能够确定一个通过交换装置的路由，交换装置的控制规程能够向中心级提供三次询问，以便为这些单元通过交换装置寻找路由。由图5的时间图可以更好的理解。该图上部示出了外层级(RX)和中心级之间的时间关系，该图的下部示出了中心级和发送级(TX)之间的时间关系。如上所述，ATD交换装置内部单元的长度是320比特，在图4中示出的单独的窗口也具有上述的长度。在288个比特单元的开头增加的32个比特被用于如下单元的路由确定在图5中，最初的8个比特被记为AD1，表示第一个所需的地址。随后的2个比特被记为AV，是地址生效比特。再后的8个比特(AD2)表示第二个所需的地址，而其后的8个比特(AD3)表示第三个所需的地址。外加32个比特所剩余的6个比特控制容量是备用的。图5也示出了在交换装置不得不开始向中心级发送之前，这些外加的32比特的开关20个的产生。由此可见，ATD交换装置的外层级的控制功能能够试图在一个时间，为三个单元寻找到达中心级的路由，询问使用的比特数根据交换装置的内部规程可以改变。
于是，在所描述的实施例中，对于在输出级中的每个交换装置来说，交换装置的控制功能在一个FIFO(先进，先出)电路53中保持着顶部为三个不同的单元地址。电路53在一个通路查找器和控制电路54的控制下工作，控制电路54从在线路55上的ATD交换装置的一个外层级接收一个被接受的地址信号。当通路查找器和控制电路收到证实一个被选地址是有效时，它使适当的单元经一个单元发送器电路56发送到外层级交换装置的下一个16个输出端，以便传送给与该输出端连接的DMR电路。
对应于输入级10的16个单元发送电路，外层级30具有16个单元接收电路60。电路61选取和检验被接收单元的地址，并且控制被接收单元从一个FIFO(先进先出)存储器62，向一个用于向前传送的线路传送电路63传送。在FIFO存储器中，被接收的单元是由接收电路供给的。
在图6中，以图解的形式给出了一个中心级交换装置。在100中总体地示出了该交换装置，它以101表示的16个输出DMR级的一个连接，并且与以102表示的16个输出DMR级中的一个相连接。中心级交换装置100具有16个接收器级，其中的一个以103表示。中心级交换装置还包括一个电路104，它用于确定当每个单元被一个接收器接收时，是否存在空间。接收到的单元被存储在一个具有16个单元存储容量的单元存储器105中，一个单元对应与中心交换装置连接的每个输出DMR级。存储在单元存储器105中的单元在电路104的控制下，被取出送到16个发送器级中合适的一个，以便发送到与特殊中心级交换装置连接的DMR级。
在单元装置中，寻找路由的复杂程度可以大大地超过所给的例子。因此，实际上在运行中不可能给出相应的改进。
将会看到，所描述的ATD交换装置的工作意味着在一个单元交换中，任何输入交换装置和任何输出交换装置之间，存在着一个固定的延迟，即使每个单元都可能具有256个通过整个交换装置的路由。这些路由仅仅在一个时间序列中有效，并且一旦一个空闲的中心交换装置被所说的询问使用，那么通过该交换装置的通过时间将是恒定的。
就象所描述的，在确定ATD交换装置的操作中，先后次序问题是重要的。
可以有两种优先权解释，即进入穿过网络的优先权和防止单元丢失的优先权。现在将分别地考虑这两个优先权的目的。
a)进入优先权，该优先权相当于排队在输入和输出FIFO电路53和62的转移。由于排队的规模不大，在输入级采用这种作法可能价值不大。
b)防止丢失优先权，仅仅通过首先丢失较低优先权的单元来实现。
相对于ATD通路，广播通信是一个非常复杂的问题。一些ATD交换装置根本不能进行广播通信，通常认为，对于普通的电话应用来说，即使对广播通信需要也是非常小的。交换装置的设计能够通过从输入级分别向多个目的地发送单元来完成一种有限广播通信。
在所描述的实施例中，交换装置唯一所需外部控制的部分是包含有输入端口的外层级。它必须把包含在单元报头的输入虚拟电路身份译成输出虚拟电路身份和端口的号码。然后，端口的号码用于自己寻找单元通过整个ATD交换装置到达输出侧的路由。这样就极大地简化了所需的外部控制功能。所需的控制包括建立和维持一个报头的翻译表格，以便安排输入单元信息到输出单元信息和它的地址。这些可以由一个普通的处理器来完成。
因为ATD交换装置的异步运行，实际上是重复运行的，并且让出局线路侧检验两个平面间的错误。在中心级和输出级之间有备用的带宽，它可用于把输入级(可以从该输入级中接收数据单元)的地址发送到输出级，并且可用于执行一个相反的传送，以检验从发送源来的所期望的单元。
通过外层交换装置的适当控制，可以对出故障的中心交换装置进行屏蔽，以屏蔽来自中心交换装置到未说明地址有效的输入。
在两个交换平面之间采用同步运行，可以完成简单的错误检测，但是由于采用这种方式系统不是确定的，所以给一个系统恢复同步带来了一些问题。尽管检测系统用这种方式处理业务，但是如果给予系统足够长的时间。除非该系统带有很高的负荷，它本身将会同步，而不需任何外部的干预。业务负荷越大，系统所需时间越长。负荷可能是几千个单元，但在实际中，系统所需的时间只是几秒钟。
对此主要的原因是在交换装置输出侧的排队延迟。就系统来说，总有可能超过负荷，对于一个给定的输出端口，这种超负荷可能是由于大多的单元造成的。一个合适的丢弃算法是不向输出FIFO电路添加任何不能向共添加的单元。其原因是，一个不适合的单元在输入侧可能已经等待了很长时间，并且在输出侧也将等待很长的时间，由此会导至一个长的时间延迟。
在输入端侧，FIFO电路53有可能超负荷，但可能性不大。对于扔掉哪个单元没有一个明确的情形，但是假使要简单的话，则建议丢弃排在队前头的单元。这样势必将丢弃被认定拥塞在输出端口的单元，并且给不存在拥塞的单元一个被交换的机会。模拟实验已经说明，这种排队的规模决不会很大(随机业务量在100%负荷的情况下，最大规模仅为5)。为此可以使用稍长的排队，且在一般情况下使用。
有一些大规模交换的方式可以采用，例如通过使用较大量的和较快的交换元件，或利用多极交换装置。
所描述的256个端口交换能够以三种主要方式扩展a)系统以多种数据速率工作，并且每个外层级具有两个端口。这些可以通过提供同样多的引线，以现有的数据速率来实现。
b)与每个外层级有双倍的连接，并且每个外层级有两个端口，和具有两倍的中心级。
c)利用一个较长的复帧周期，每级有多个交换装置。
它们的一种结合在性能和规模的协调中有可能产生一种高度的自由。
基本交换装置可以用在一个多级结构中。
如果业务量不是极不平衡的，如上所述的20个ATD交换装置的一个两级交换装置，对于一个具有2000个端口的系统是有效的。一个三级交换装置可以提供给一个具有32000个端口的系统。为了保持单元序列的完整性，可变路由不能在级间使用。为了减少由于阻塞引起的延迟抖动，在级间必须有比在输入端到交换装置大的备用容量。
所描述的实施例有如下优点首先，ATD交换装置被设计为是同步的，其次，允许两个平面以双重同步运行，以便检测故障。交换装置通过把数据分布到多个中心级，以使用比接收的数据速率低的速率对数据进行交换。
仅仅在交换装置的接收部分需要控制，单元自己寻找路由，并且具有多个中心路由。因此，ATD交换装置是自己寻找路由的。
此外，交换装置既具有可变的单元寻找路由，又具有单元序列的完整性。这是一种非常独特的结合，但是是非常有用的。
该ATD交换装置并不需要很高的技术，采用现有的技术即可实现。
另一个优点是，在所描述的ATD交换装置中，单元方面的延迟是根据三个要素设计的，一个取决于端口数量的固定延迟(0至256微秒)，一个是纯ATD输出争用延迟(0至105微秒，所有ATD交换装置都具备)，以及一个很小的输入延迟(0至10微秒)。多数交换装置具有多级，每级都显示出该ATD输出的争用延迟。
最后，该交换装置具有非ATD交换的能力，即同步业务。混合模式的操作是有可能的。
权利要求
1.一个用于处理多个具有顺序数据单元的异步串行数据流的异步时分(ATD)交换装置，该ATD装置包括有多个输入端口，每个输入端口能够接收一个数据流，以及多个输出端口，每个输出端口能够发送一个数据流，其特征在于该ATD交换装置包括有一个中心级(20)，它提供了多个通路，通过这些通路接收到的数据单元能够到达它所需的输出端口，该中心级在输入和输出端口之间采用同步交换，以及对任何可能的通路提供一个固定的延迟，从而一个给定的输入单元能够通过ATD交换装置从一个输入端口到达一个输出端口。
2.根据权利要求1的一个交换装置，其进一步的特征在于，它包括有多个输入端口10，每个输入端口能够接收所说数据流中单独的一个，并把该数据流的众单元分布于N个输出端，这里N为整数，一个输入端口的每个输出端被连接到上面定义的一个DMR电路(15)，每个DMR电路15有N个输入端和N个输出端，每个DMR电路(15)的每个输出端与多个中心级交换装置(20)中的一个相连接，以这样一种方式，在由DMR电路(15)周期时间定义的一个交换周期期间，每个输入端口都能接到所有的中心级交换装置(20)，其中，中心交换装置(20)被连接到多个输出端口(30)，从而该交换装置既具有可变的单元寻找路由，又具有单元序列的完整性。
3.根据权利要求2的一个交换装置，其进一步的特征在于，每个中心交换装置(20)具有N个输出端，每个输出端连接到一组与输入DMR电路(15)相似的输出DMR电路(25)中的一个单独的DMR电路上，每个输出DMR电路(25)具有它的N个被连接到一个输出端口(30)的输出端中的一个。
4.根据权利要求3的一个交换装置，其特征在于，每个输出端口(30)有N个输出端。
5.根据前面任何一个权利要求中的一个交换装置，其特征在于，该ATD交换装置中数据传输速率比输入和输出数据流的速率低。
6.根据权利要求1的一个交换装置，其特征在于，它通过把数据分布到多个中心级，能以比接收数据速率低的速率时数据进行交换。
7.根据权利要求1的一个交换装置，其特征在于，该交换装置自己寻找路由，仅仅在交换装置的接收部分需要控制，该接收部分包括有多个输入端口。
8.根据前面任何一个权利要求中的一个交换装置，其特征在于，提供多个为单元帧定时的装置，以便在每个输入级该单元帧对来自输入级的输出和中心级的接收进行交错安排。
9.根据前面任何一个权利要求中的一个交换装置，其特征在于，该交换装置结合一个控制功能部件，该部件包括一个先进先出电路，用于存储在输出级中的每一个交换装置大量不同的要被传送的单元地址。
10.根据权利要求9的一个交换装置，其特征在于，该控制功能包括一个通路寻找器和控制电路的操作，以控制所说的先进先出电路，在证实一个被选地址有效时，使适当的单元经一个单元发送电路发送出去。
全文摘要
一种用于处理多个具有顺序数据单元的异步串行数据流的的异步时分(ATD)交换装置，该ATD交换装置包括有多个各能接收一数据流的输入端口和多个各能发送一数据流的输出端口，其中该ATD交换装置包括一提供多个通路的中心级，通过这些通路接收到的各数据单元能够到达它所需要的输出端口。该中心级在输入和输出端口之间采用同步交换，并对任何可能的通路提供一固定的延迟，从而一给定的输入单元能通过ATD交换装置，从一输入端口到达一输出端口。
文档编号H04L12/56GK1042286SQ8910848
公开日1990年5月16日 申请日期1989年10月25日 优先权日1988年10月25日
发明者理查德·约翰·普罗克特, 托马斯·斯莱德马登, 阿历山大·施罗德·菲利普 申请人:Gec-普列斯长途电讯有限公司