专利名称:自适应正/负码速调整复接器的制作方法
本发明涉及一种改进了的数字通信网传输复接设备。
现有的数字通信网传输复接器有两种一种是正码速调整复接器，这种复接器的优点是简单、经济，缺点是相位抖动大，特别是在复接速率为支路速率整数倍的情况下，不适合采用这种复接器;另一种是正/零/负码速调整复接器，这种复接器可以应用在准同步和同步两种制式下，缺点是在切换自身内部时钟源时相位抖动较大，国内有人将其改进成双模法正/零/负码速调整复接器，改进后的复接器优点是相位抖动小，但由于在发端支路增加了“去相关器”，在收端支路增加了“前置平滑器”，使设备较为复杂。
本发明的目的在于改进上述两种复接器，完成一种自适应正/负码速调整复接器，这种复接器既要设备简单.经济，又要相位抖动小，可以应用在复接速率是支路速率整数倍的场合。
本发明是以下述方式完成的在现有的正码速调整复接器的码速调整部分〔A〕中增加一个△-∑总和增量调制器〔B〕，同时在现有的正码速调整复接器的时序产生器〔C〕中增加一个控制器，这就构成了自适应正/负码速调整复接器。
该发明具有正码速调整复接器设备制作简单，成本低的特点，同时又具备现有的双模法正/零/负码速调整复接器相位抖动小.通信传输质量高的优点，同时还具有复接灵活，应用方便的特点，经多次实际试用，是一种理想的数字通信网传输复接设备。
以下结合附图对发明作进一步的详细的描述。
附图是本发明的原理框图。
参照附图1码速调整器〔A〕中的第一分频器〔N1〕.第二分频器〔N2〕.存储器〔RM〕.鉴相器〔PD〕是正码速调整复接器原有部分，该发明在码速调整器〔A〕中增加一个△-∑总和增量调制器〔B〕，△-∑总和增量调制器〔B〕由第一积分器〔S1〕.第二积分器〔S2〕.正/负调整控制器〔+/-〕.相减器〔M〕.判决器〔P〕.指令形成器〔Z〕构成。在时序产生器〔C〕中增加了一个对读出时钟〔fr〕的控制器〔AG〕。
当支路(写入)时钟〔fI〕通过第一分频器〔N1〕，把支路数字流〔SI〕写入存储器〔RM〕，读出时钟〔fr〕通过时序产生器〔C〕中的控制器〔AG〕和正/负调整控制器〔+/-〕，第二分频器〔N2〕，把在存储器〔RM〕内的数字读出，形成数字流〔Sm〕，然后汇同其它各支路的数字流〔Sm〕形成一个用以传输的数字流(合格)。当读出时钟〔fr〕的速率小于写入时钟〔fr〕的速率时，写入时钟〔fI〕把数字流〔Sm〕写入存储器〔RM〕和读出时钟〔fr〕把数字流〔Sm〕从存储器〔RM〕上读出的过程中，出现一个相位差〔φ〕，若读出时钟〔fr〕对写入时钟〔fI〕的相位差〔φ〕小于门限相位差φ0，则正/负调整器〔+/-〕将对读出时钟〔fr〕起作用，使它加快一个拍节，△-∑总和增量调制器〔B〕将自动的把门限相位差φ0降低。若读出时钟〔fr〕对写入时钟〔fI〕的相位差〔φ〕超过门限相位差φ0，则正/负调整器〔+/-〕将对读出时钟〔fr〕起作用，使它停止一个拍节，△-∑总和增量调制器〔B〕将自动的把门限相位差φ0提高，达到自适应正/负码速调整目的。
参照表1，是该发明把不同支路速率复接成一个2048kbit/s的速率应用实例。
支路名称 支路数(个) 支路速率 同步方式 合格速率数字支路 2或3 512bit/s 准同步数字支路 2或4 128kbit/s 准同步 2048kbit/s数据支路 1 64kbit/s 同步数据支路 1 32kbit/s 同步表1附图中fs为采样频率。
权利要求
1.一种自适应正/负码速调整复接器，由码速调整器[A]中的第一分频器[N1]，第二分频器[H2]。存储器[RM]，鉴相器[PD]；和时序产生器[C]组成，具特征在于有一个Δ-Σ总和增量调制器[p]和一个控制器[AG]。
2.按权利要求
1所述的自适应正/负码速调整复接器，其特征在于△-∑总和增量调制器〔P〕由第一积分器〔S1〕，第二积分器〔S2〕、正/负调整控制器〔+/-〕、相减器〔M〕、判决器〔P〕、指令形成器〔Z〕构成。
专利摘要
本发明涉及一种自适应正/负码速调整复接器，它综合了正码速调整复接器和双模法正/零/负码速调整复接器的优点，在时序产生器增加了一个控制器，在调整单元增中了一个Δ-Σ总和增量调制器，其优点是设备简单，相位抖动小，适合在复接速率为支路速率整数倍的条件下应用。
文档编号H04M7/12GK86107679SQ86107679
公开日1988年6月8日 申请日期1986年11月25日
发明者董利民 申请人:电子工业部第54研究所导出引文BiBTeX, EndNote, RefMan