专利名称：用于并行解码数字视频信号的装置的制作方法
技术领域：
本发明涉及一种视频图象系统，更具体地说，涉及一种用于并行地去压缩收到的压缩视频图象数据的改进的视频图象解码装置。
在诸如高清晰度电视及可视电话系统等各种电子/电气应用中，图象信号可能需要以数字化的形式被发送。当图象信号被以数字化的形式表示时，必然会产生大量的数字数据。然而，由于在普通发送信道中可用的频率带宽是有限的，为了通过该信道发送图象信号，有必要使用图象信号编码装置以压缩数字数据量。
因此，大多数图象信号编码装置采用了各种压缩技术(或编码方法)，这些压缩技术(或编码方法)是建立在利用或减少输入图象信号的空间和/或时间冗佘的想法上的。
在各种视频压缩技术中，将时间和空间压缩技术与统计编码技术组合在一起的所谓混合编码技术公知为是最有效的。
大部分混合编码技术利用了运动补偿DPCM(差分脉码调制)、二维DCT(离散余弦变换)、DCT系数的量化以及VLC(可变长编码)。运动补偿DPCM是一种确定一物象在当前帧和前一帧之间的运动并根据该物象的运动流预测当前帧以产生一个代表当前帧和其预测之间的差的差分信号。这种方法例如在Staffan Ericsson的“用于混合预测/变换编码的固定及自适应预测器”(IEEE Transactions on Communications，COM-33，no.12(1985年12月))以及Ninomiya和Ohtsuka的“用于电视图象的运动补偿帧间编码方案(IEEE Transactions on Communications，COM-30，No.1(1982年1月))中有所描述。
减少或去除诸如运动补偿DPCM数据的图象数据之间的空间冗余的二维DCT，将数字图象数据的一块(例如8×8象素的一块)转换为一组变换系数数据。这一技术在例如Chen和Pratt的”场景自适应编码器“(IEEE Transactions on Communications，COM-32，No.3(1984年3月))中有所描述。通过以一个量化器、折线扫描器以及VLC电路处理该变换系数数据，需要被发送的数据量可被有致地压缩。
具体地，在DPCM中，根据对当前帧和前一帧之间的运动估算从前一帧数据中预测出当前帧。这种估算的运动可以以表示前一帧和当前帧之间象素的位移的二维运动矢量来表述。
为了以上述技术压缩图象信号，有必要使用能进行高速处理的处理器，并且这通常是通过利用并行处理技术实现的。一般地，在具有并行处理能力的图象信号解码装置中，一个视频图象帧区被分为多个子帧，且在该视频图象帧区内的图象数据被逐子帧地处理。
另一方面，为了给当前帧中的一个搜索块确定一个运动矢量，在当前帧的该搜索块和包含在前一帧的一个一般较大的搜索区中的多个等大小候选块中的每个之间进行一相似性计算，其中该搜索块的大小典型地在8×8到32×32象素之间。相应地，该包含任意子帧的边界部分的搜索区还包含一相邻子帧的边界部分。因此，由各处理器进行的运动估算要求一个具有多项随机存取能力的共享存储器系统，这即带来了低效的存储器存取。
因此，本发明的一个主要目的即在于提供一种改进的视频图象解码装置，其能够通过将一个宏块分为四个子块而进行一个并行处理，而无需使用具有多项随机存取能力的共享存储器。
根据本发明，提供了一种用于解码一编码的数字视频信号以再现原始视频图象信号的装置，其中，该编码的数字视频信号包括当前帧象素和前一帧象素之间的编码的帧差信号以及编码的运动矢量，当前帧和前一帧各具有多个宏块且各运动矢量代表当前帧的一个宏块和前一帧中的一个相应匹配点之间的空间位移，该装置包括用于将包含在前一帧中的一个前一宏块分割为四个等大小的前一子块的装置；用于存储被分割得的前一子块数据的四个存储装置；用于逐宏块地解码该编码的帧差信号以由此提供差分象素值的装置；用于将当前宏块的差分象素值分为四个等大小的当前子块的装置；用于存储该被分割得的当前子块数据的四个先进先出(FIFO)缓存器；用于根据用于所述当前宏块的运动矢量寻址所述四个存储装置以从中得出预测的当前宏块数据的装置；以及用于通过结合该预测的当前宏块数据及来自该FIFO缓存器的差分象素数据来提供重建的当前宏块信号的装置。
本发明的上述及其它目的和特征将从以下结合附图给出的对较佳实施例的描述变得明了，附图中
图1是根据本发明的一个视频信号解码装置的框图；图2提供了显示示于图1的相同的运动补偿单元的一个的框图；图3给出了显示图2中的地址调节器的详细框图；图4示出了一个被分为四个等大小的子块的示例性的宏块；图5A及5B给出了表示一运动矢量的水平及垂直地址；图6A示出一个具有4×3个宏块的示例性的帧；图6B表示示于图6A中的一个给定块的放大示意图；图7示出了存储子块数据的四个存储模块；以及图8A和8B给出了用于说明运动矢量地址的调节的表。
本发明用于从一个发送器向多个接收器的高清晰度电视(HDTV)信号的通信。在该通信链的“编码器”端的发送器处，用于一电视画面的接续的帧的数字视频信号通过各种已知的方法被编码。本发明的解码装置包括四个图象处理模块，各模块具有一个被指定处理来自一特定子块的视频信号的处理器。
参看图1，其中示出了本发明的并行解码装置的框图，其包括四个图象数据处理模块300至600。各图象数据处理模块300至600具有相同的加法器320至620及运动补偿单元330至630，各相同的部件提供相同的功能。
如图1所示，从一个编码装置(未示)接收到的可变长编码数字视频信号被经由端子50输入到可变长解码(VLD)电路100。该编码的视频信号包括多个视频帧数据，占据一个视频图象帧区的各视频帧数据，具有可变长编码的变换系数和运动矢量。可变长偏码的变换系数表示具有相同数目的宏块的一当前帧和一前一帧之间的差数据。
该VLD数据100解码该可变长编码的变换系数和运动矢量以将变换系数数据送给一个逆折线扫描器120而将运动矢量数据送给各图象数据处理模块中的各运动补偿单元330至630。该VLD电路基本上是一个查找表，即；在VLD电路中，多个码组被提供以限定可变长码和它们的扫描宽度码或运动矢量之间各自的关系。
视频图象数据通过线20被从VLD电路100提供给逆折线扫描器120。在逆折线扫描器120中，量化的DCT系数被重建以提供一个原始的量化DCT系数的块。在逆量化器(IQ)140中量化的DCT系数的一个块被转换为一组DCT系数并被送至一逆离散余弦变换(IDCT)电路160，该IDCT电路160将该组DCT系数转换为当前帧的一个块与其在前一帧中的相应块之间的帧差信号。然后来自IDCT160的帧差信号被送至图象数据分割电路180以分割之。
根据本发明，图象数据分割电路180将来自IDCT电路160的用于一当前宏块的帧差信号分割为四个具有8×8象素的当前子块并将分割得的四个子块数据提供给FIFO缓存器210至240以暂时存储它们，所述的四个当前子块形成该当前宏块。参看图4，那里示出了一个具有16×16象素大小的示例性宏块，该宏块被分为四个等大小的8×8象素的子块Y0至Y3，各子块具有垂直和水平块号。即，Y0至Y3分别具有垂直和水平的块号(00)、(01)、(10)及(11)。各子块Y0至Y3的帧差信号被分别存储在FIFO缓存器210至240中。
同时，来自VLD的可变长解码的运动矢量被经由线L10送至各运动补偿单元330至630。各运动补偿单元被分配处理由一个子块围起的宏块数据且彼此基本相同。各运动矢量补偿单元根据运动矢量分别从其内的帧存储模块中逐子块地取出重建的前一宏块数据并在L22至L25上生成重建的前一宏块信号作为第一预测的当前宏块信号。线L22至L25上的第一预测的当前宏块信号被提供给一个格式化器650并被重新排列以形成第二预测的当前宏块信号。该重新排列的第二预测的当前宏块信号被经由线L12至L15分别送至加法器320至620。对运动补偿单元及格式化器更详细的说明将在后面参照图2、6A、6B及7给出。线L12至L15上的第二预测的当前宏块信号及来自FIFO缓存器210至240的帧差信号在各加法器320至620中相加以构成一给定子块的重建的当前帧信号并被写入各运动补偿单元330至360中的各存储模块，并且经由线L32至35被发送至显示单元(未示)中以显示之。
参看图2，其示出了显示相同的运动补偿单元之一，即图1中的运动补偿单元330的详细框图。一运动矢量经由线L10被送至一地址发器710，其中，该运动矢量表示当前帧中的一个宏块与前一帧中的一个相应匹配点(即最相似的块)之间的一个空间位移。具体地，在前一帧的一个搜索区中搜索对各宏块的匹配点，其中该搜索区定义为包围相应宏块的位置的一个预定面积的区域。
在地址发生器710，线L10上的运动矢量如公知的一个样被处理且一个具有示于图5A和5B的水平及垂直地址分量的运动矢量地址被生成送至地址调节器720。
如图5A和图5B所示，该水平地址包括13位，即h0至h12(h[12∶0])，其中位h0表示半象素信息，位h1至h3表示一水平象素位置，位h4表示一水平块位置，位h5至h12表示一宏块号。该垂直地址包括9位，即v0至v8(v[8∶0])，其中位v0指示半象素信号，位v1至v3表示一垂直行号，位v4表示一垂直块位置，而v5至v8表示一垂直片号。
在本发明的一个优选实施例中，该用于当前帧中的一个宏块的运动矢量地址指示前一帧中一个具有相同大小的块的左上角。参考图6，其示出了一个具有4×3个宏块的示例性的前一帧20，其中该前一帧20包括一个具有16×16象素大小的块25，该块由运动矢量MV指定。
如图6A所示，该运动矢量MV指示块25的左上角。块25包括在前一帧20中的第一宏块MB1中的部分Al、Cl，第二宏块MB2中的部分B1、A2、D、C2，第五宏块MB5中的部分A3以及第六宏块MB6中的B2、A4，其中A1属于MB1中的子块Y1，B1属于MB2中的Y0，C1属于MB1中的Y3而D属于MB2中的Y2；A2属于MB2中的子块Y1而C2属于MB2中的Y3；A3属于MB5中的Y1而B2属于MB6中的Y0；且A4属于MB6中的Y1，如图4所示。图6B示出了图6A中给定块25的放大图，其被虚线分为四个等大小的块21至24，各块具有四个属于前一帧中不同宏块的子部分。即，块21包括四个子部分A1、B1’，C1’及D’；块22包括B1”、A2、D”及C2’；块23包括部分C1”、D”、A3及B2’；而块24包括D”、C2”、B2”及A4，其中B1’和B1”来自于B1，而B2’及B2”来自部分B2；C1’和C1”来自部分C1；而D’、D”、D”、及D”来自部分D。
根据本发明，宏块内的各子块数据被存储在图1的各相应运动补偿单元330至360中的各不同存储模块中。参看图7，其示出了四个存储模块M0至M3，各存储对应于前一帧20的宏块的各子块的子块数据。即，子块Y0至Y3的子块数据分别存储在存储模块M0至M3中。例如，属于各宏块MB1、MB2、MB5及MB6的子块Y1的部分A1、A2、A3及A4存储在存储模块M1中；包含在各宏块MB2及MB6的子块Y0中的部分B1及B2存储在存储模块M0中；包含在各宏块MB1及MB2的子块Y3中的部分C1和C2存储在存储模块M3中；包含在宏块MB2的子块Y2中的部分D存储在存储模块M2中，如图7所示。
同时，来自地址发生器710的运动矢量地址指示图7中的各存储模块M0至M3的一个标记为X的位置。在此例中，即使能够正确地指示存储模块M1中的块22，也需要调节运动矢量地址以正确地指示存储模块M0、M2和M3中的块21、23和24。
根据本发明，为了寻址存储模块M0中的块21，来自图5A的水平地址的宏块号被加“1”且在该宏块中的水平象素位置被置为“0”。类似地，对于在存储模块M2中的块23，宏块号被加“1”且来自图5B的垂直地址的垂直行号及来自水平地址的水平象素位置都被置为“0”；对于在存储模块M3中的块24，来自垂直地址的垂直行号被置为“0”。
参看图8A和图8B，其提供了用于说明对运动矢量地址的调节处理的表。在这些表中，BN0和BN1分别表示一个垂直和水平子块号；v4和h4分别表示一个垂直和水平块位置。在图8A中的数字表示宏块号和垂直片号是否应该加“1”；且在图8B中的圈中的数字表示垂直和水平象素位置是否应被设置为“0”。例如，如果v4h4是01而BN0BN1是00，在图8A和8B中的圈中的数字01及10表示宏块号应被加“1”且水平象素位置应被置“0”。
再参看图2，地址调节器720，以位v4指示垂直块位置及位h4表示水平块位置，利用垂直和水平子块号N0和N1调节来自地址发生器710的运动矢量地址，并生成经调节的运动矢量地址送至一存储模块(M0)730(对地址调节器720的更详细的说明将在后面参照图3给出)。
在存储模块730中的重建子块数据被根据来自地址调节器720的经调节的运动矢量地址取出并被送至一缓存器740以被存储于其中。并且，来自示于图1的加法器320的一给定子块的重建的当前帧信号被写入存储模块730。缓存器740暂时存储对应于示于图7的部分B1和B2的重建的子块数据并把它们提供到线L22上。类似地，运动补偿单元430至630将对应于示于图7的块22中的部分A1、A2、A3及A4，块23中的部分D及块24中的部分C1及C2分别提供给线L23至L25。在块格式化器650，来自各运动补偿单元的子块数据被如图6B所示地重新排列；并且，对应于各块21至24的预测的当前子块数据被提供到线L12至L15上，如图1所示。
参看图3，其给出了说明图2中的地址调节器720的详细框图。
如图3所示，总线1上的位h[4]被输入给与(AND)门820及同(exclusive NOR)门840。一个垂直子块号BN0也经过一个反相器830提供给与门820及同门840。该与门820对其两个输入执行一个逻辑运算并产生一个逻辑低或逻辑高信号送至增值器810，其中该与门820的输出只在其两个输入都是逻辑高时才为逻辑高。该同门840对其两个输执行一个同运算并生成一个逻辑低或高信号送至多路器(MUX)850，其中该同门840的输出只有在其两个输入相同时才为逻辑高。
当与门820生成一个逻辑高信号时该增值器810将提供给其的水平位h[12∶5]加“1”，否则，其直接向地址重建器910输出该h[12∶5]。当同门840生成一个逻辑高信号时该MUX850将提供给其的水平位h[3∶1]输出至地址重建器910，否则其提供一个逻辑低信号给地址重建器910。
同时，在总线2上的位v[4]被提供给与门870和同门890作为它们的输入。一水平子块号BN1亦经由反相器880提供给与门870及同门890作为它们的另一个输入。与门870对其两个输入执行与与门820相同的运算以生成一个逻辑低或高信号送至增值器860；而同门890对其两个输入执行与同门840相同的运算并生成一个逻辑低或高信号送至MUX900。
当与门870生成一个逻辑高信号时增值器860将提供给其的垂直位v[8∶5]加“1”，否则其将v[8∶5]直接输出给地址重建器910。当同门890生成一个逻辑高信号时多路器900将提供给其的垂直位v[3∶1]输出给地址重建器910，否则其向地址重建器输出一个逻辑低信号。该地址重建器910生成一个调节后的地址数据送至存储模块730用于对后者的存取。
虽然本发明只对特定优选实施例进行了说明，不脱离由权利要求书限定的本发明的精神及范围，可以做出其它的修改和变化。
权利要求
1.一种用于解码一个编码的数字视频信号以再现一个原始视频图象信号的装置，其中该编码的数字视频信号包括一当前帧中的象素及在一前一帧中的象素之间编码的帧差信号和编码的运动矢量，该当前帧和前一帧各具有多个宏块且各运动矢量表示当前帧中的一个宏块和前一帧中的一个相应匹配点之间的空间位移，该装置包括用于将包含在前一帧中的一个宏块分为四个等大小的前一子块的装置；用于存储该四个分割得的前一子块数据的四个存储装置；用于在一个当前宏块的基础上解码该编码帧差信号以由此提供差分象素值的装置；用于将该当前宏块的差分象素值分割为四个等大小的当前子块的装置；四个用于存储该分割得的当前子块数据的先进先出缓存器；用于根据用于所述宏块的运动矢量寻址所述四个存储装置以从中得出预测的当前宏块数据的装置；以及用于通过组合该预测的当前宏块数据及来自所述先进先出缓存器的差分象素数据来提供重建的当前宏块信号的装置。
2.如权利要求1的装置，其特征在于，该寻址装置包括用于根据该运动矢量生成具有水平及垂直地址分量的一个运动矢量地址的装置，其中，该水平地址具有一个宏块号和一个水平块位置而该垂直地址具有一个垂直片号和一个垂直块位置；以及用于通过将该宏块号及垂直片号加“1”及将水平和垂直象素位置设置为“0”来调节该运动矢量地址的装置。
全文摘要
一种用于解码一个编码的数字视频信号以再现一原始视频图象信号的装置，包括用于在宏块的基础上将差分象素值分为四个等大小的当前子块的图象数据分割电路，用于提供预测的当前宏块数据的运动补偿单元和一个格式化器，用于通过组合该预测的当前宏块数据和差分象素数据提供重建的当前宏块信号。该运动补偿单元具有四个用于存储该重建的当前宏块信号作为分割的前一子块数据的四个存储器。
文档编号H04N7/26GK1126408SQ9510554
公开日1996年7月10日 申请日期1995年6月14日 优先权日1994年6月14日
发明者尹宰洙 申请人:大宇电子株式会社