专利名称：用于移动通信系统的交错器的制作方法
一般来说，本发明涉及交错器电路和交错数据的方法。更为具体地讲，本发明是涉及一种按照IS95标准用于北美码分多址连接(CDMA)终端所要求的交错器电路。
IS95是使用码分多址连接(CDMA)的移动通信标准。CDMA是一种数字信息被按扩展带宽格式编码的调制形式。在CDMA中，在相同带宽中同时产生若干个传输。互相干扰可以由在每个传输中所用的唯一码的正交程度降低。CDMA允许在发射的带宽中高度能量扩散。
在移动通信环境中，信号强度随着移动通信的发射机/接收机的位置和移动而变化。信号强度可以显著地影响差错率，进而影响通信质量。由于信号强度在改变，移动通信系统所遭受到突发差错的影响。突发差错与扩散到整个数据块中的差错不同，是发生在数据块的各个相邻的比特中的成组的差错。IS95标准通过利用基于编码和交错的纠错方案解决变化的信号强度和突发差错的问题。
一般来说，为了降低对突发差错敏感的通信信道的差错率，使用交错结合编码(例如，纠错码)。交错是在传输之前，编码的数字数据被以这样一种方式重新排序，即在原始数据流中的任何两个连续数字数据比特在传输的数据流中被以一个预定距离分开的技术。去交错是交错的逆过程，在去交错中各个数据比特被重新排序回到其原来的位置。通过数据的重新排序，交错扩散，或随机化，遍及数据块的突发差错，改善了编码方案的纠错能力。
根据IS95标准，在传输之前数据被编码和交错，和在接收之后被去交错。在发射机中一个卷积编码器编码一个数据块。而后在发射机中的一个交错器根据IS95交错序列交错编码的数据。交错的数据被发送到接收机。接收机去交错和解码接收的数据。这种可以发生在传输期间的去交错，扩散突发差错到整个数据块。这种比特差错的扩散增强了解码器的纠错能力。因此，交错处理是IS95标准采用的防止差错方法的基本部分。
在移动通信系统中，减小芯片的尺寸和电流消耗是重要的。这在移动站，诸如蜂窝电话是特别实际的。芯片的成本正比于芯片的尺寸。另外，移动设备所用的电流愈多，电池的寿命愈短。因此，在移动电信系统中减小芯片所占面积和电流消耗是一个目的。
IS95标准限定了一个用于计算交错寻址的公式。利用在IS95标准限定的公式在要求的19kbs的比特速率(每秒19kb)计算交错寻址，要求若干MIPS(每秒几百万条指令)处理能力。提供若干MIPS处理需要的电路要求可观的芯片面积和相当大的电流消耗。
另外一个计算交错寻址的常规方法利用一种查表确定正确交错寻址。这种方法减小了产生交错地址要求的处理容量。但是，查表要求大量的存储器。这个存储器空间要求大量芯片面积来实现。
因此，移动电信系统的常规实现由于所用的交错电路需要相当大的芯片面积和电流消耗，所以是有缺陷的。
本发明是一种克服了常规的交错电路在芯片面积和电流消耗方面的问题的有效的交错电路。在本发明中，交错电路最好是利用一个数据缓冲器、两个计数器和一个复用器来实现。这种电路的简化减小了实现交错器电路所要求的芯片面积与电流消耗。另外，本发明的简化增加了交错器电路的可靠性与速度。
本发明是在传输之前交错编码数据的移动电信系统的一部分。本发明包括一个数据缓冲器，一个相邻计数器和地址扭转器(twister)相邻计数器产生相邻的地址序列，用于以相邻的次序将编码的数据装入数据缓中器。地址扭转器，即非相邻计数器，产生对应于交错序列的非相邻地址序列。以交错序列规定的次序从数据缓冲器输出编码数据的非相邻地址。
在本发明的一个优选实施例中，地址扭转器产生由IS95标准规定的交错序列。地址扭转器包括两个计数器一个三比特模6计数器和一个六比特模64计数器。
本发明的前述的和其他的特征与优点从下面描述，特别是按各附图表示的本发明的一个优选实施例的描述，将是显而易见的。
图1是根据本发明的一个优选实施例的移动电信系统的框图；图2是根据本发明的一个优选实施例的交错器电路的框图；图3是说明图2的交错器电路的操作的流程图；图4表示由IS95标准限定的交错序列。为了得到交错序列，该表被逐行读出，即首先第1行，然后第2行，等等。
图5示意性地表示按照本发明的一个优选实施例产生IS95的交错序列的地址扭转器。
图6是表示图5的地址扭转器的操作的流程图。
下面详细地讨论本发明的优选实施例。虽然讨论的是特定的部件数目与配置，但应当理解，这仅是为了说明的目的而进行的。对于相关技术领域的技术人员来说，将会认为在不脱离本发明的精神与范围的情况下，可能使用各地的部件与配置。
现在结合各个附图讨论本发明的优选实施例，其中相同标号表示相同的部件。此外，每个标号的最左边的数字表示该标号被首先使用的图。
图1是根据本发明的优选实施例的移动电信系统100的框图。移动电信系统100包括基站110和一个或多个移动站120。基站110包括卷积编码器112、交错器114、去交错器118和卷积解码器116。移动站120包括卷积编码器128、交错器126、去交错器122、和卷积解码器124。
基站110和移动站120按下述方式互相通信。基站110从电信网130接收数据。该网的数据被处理和然后由卷积编码器112根据一种编码标准，诸如IIS95以公知方式被编码。编码的数据136被交错器114交错。交错序列与一个标准，诸如IS95一致(在下面要详细讨论交错)。交错通过扩展或随机化在时间短脉冲发生的错误来防止突发差错。基站110经天线132向移动站120发送交错后的数据138。移动站120经天线134接收发送的数据。接收的数据被去交错器122去交错和被卷积解码器124解码。解码的和去交错的数据被输出到用户140。
以类似的方式从移动站120向基站110传输。移动站120从用户140接收数据。该数据由卷积编码器128根据一种编码标准，诸如IS95，以公知的方式编码。编码的数据142被交错器126交错。该交错序列与一个标准，诸如IS95相一致。交错的数据144经天线134发送到基站110。基站110经天线132接收发送的数据。接收的数据被去交错器118去交错和被卷积解码器116解码。解码的和去交错的数据被输出到电信网130。
交错处理重新排序数据比特，致使连续的数据比特被扩展到整个数据块。在传输期间，使数据比特恶化的差错趋向于以脉冲串的形式出现，即，影响相邻的比特组。当交错的数据被去交错时，相邻的误码将被扩散到整个数据块。这增大了数据编码方案的纠正误码的能力。
图2是根据本发明的优选实施例的交错器114的框图。交错器114包括数据缓冲器202、复用器210、相邻计数器214和地址扭转器216。
复用器210连接相邻计数器214到数据缓冲器202的地址总线208。编码的数据142在相邻计数器214产生的相邻地址上被装入数据缓冲器202。换句话说，编码的数据142被以相邻的次序存储在数据缓冲器202中，即，编码数据流的比特。被存储在数据缓冲器202的第一比特地址位置，编码的数据流142和比特1被存储在第二比特地址位置，编码的数据流142的比特2被存储在第三比特地址位置，等等。
在编码的数据142被完全存储在数据缓冲器202后，复用器210将地址扭转器216连接到数据缓冲器202的地址总线208。地址扭转器216是一种产生对应于交错序列的非相邻地址序列的状态机。因此，编码数据142以由地址扭转器216产生的交错序列限定的次序从数据缓冲器202输出。换句话说，当编码数据142从数据缓冲器202的输出时，由地址扭转器216产生的交错序列被用来寻址数据缓冲器202。因此，数据是以对应于由地址扭转器216产生的交错序列的一个序列从数据缓冲器202输出的。
另外一种方案，本发明也可以按以下方式操作。当数据被装入数据缓冲器202时，地址扭转器216被连接到地址总线208和当数据从数据缓冲器202输出时，相邻计数器214被连接到地址总线208。
图3表示上述交错如电路114的操作。在步302中，复用器210连接相邻计数器214到数据缓冲器202的地址总线208。在步304，编码数据142按照由相邻计数器214产生的相邻地址序列以相邻的次序被装入数据缓冲器202。在步306，复用器210被转换，连接地址扭转器216到地址总线208。在步308，数据以由地址扭转器216产生的非相邻地址限定的交错序列从数据缓冲器202输出。
图4表示IS95的交错序列。按照由IS95标准的限定，数据是以每384比特的块被交错的。该交错序列在左上角开始并向下进行到第一列。该交错序列在第二列的顶端继续(从左向右移动)和向下进行到第二列，然后向下进行第三列，等等。因此，IS95交错序列是0、64、128、192、256，等等。例如，根据IS95标准，在一个交错数据块中第一个数据比特是比特0。在该交错数据块中的第2数据比特是比特64。第三数据比特是比特128。第24数据比特是比特368。第25数据经特是比特8。第48数据比特是比特376。第49数据比特是比特4等。
在本发明的优选实施例中，地址扭转器216如图4表示以IS95限定的序列产生非相邻地址。因此，数据是以IS95交错序列从数据缓冲器202中读出的。换言之，由地址扭转器216产生的非相邻地址(诸如代表交错序列的非相邻地址)如下0、64、128、129、256，等等。
图5是按照本发明的优选实施例产生IS95交错序列的地址扭转器216的框图。地址扭转器216最好产生用于在数据缓冲器202中寻址384位编码数据142的9位地址。地址扭转器216最好产生与如图4所示的IS95交错序列相同的9位地址514。
地址扭转器216包括两个计数器一个3比特模6计数器502和一个6比特模64计数器506。时钟504连接到计数器502和506。3比特计数器502的计数随时钟504的每个脉冲而递增。但是，6比特计数器506的计数仅当3比特计数器502的计数等于5时才随时钟504的脉冲递增。换言之，仅当3比特计数器502等于5(即二进制的“101”)时6比特计数器506才被启动。
3比特计数器502重复产生0到5的序列。时钟504的每个脉冲使3比特计数器502加1。当3比特计数器502的计数为5时，解码器512选通3比特计数器502的同步清零输入端510。当同步清零输入端510被选通时，时钟504的下一个脉冲复位3比特计数器502(即，设置计数为0)。根据包含在本说明书中的讨论，对于本专业的技术人员来说，解码器512的结构与操作是显而易见的。当3比特计数器512被复位时，解码器512关断同步清零输入端510，使时钟504的下一个脉冲使3比特计数器502递增(即，计数加1)。
3比特计数器502的计数由比特位置Q0到Q2表示，其中Q0是最低有效位和Q2是最高有效位。比特位置Q0到Q2分别对应于9位地址的b6到b8位。
6比特计数器506重复产生从0到63的序列。当6比特计数器506的计数是63时，时钟504的下一个脉冲使6比特计数器506的计数翻转为0。仅当3比特计数器502的计数等于5时，6比特计数器506的计数由时钟504的脉冲加1。当3比特计数器502的计数为5时，解码器512选通6比特计数器506的选通输入端508。如上所述，时钟504的下一个脉冲使6比特计数器506加1和复位3比特计数器502。当3比特计数器502被复位时，解码器512关断选通输入端508。时钟504的脉冲不能使6比特计数器再次加1，直到3比特计数器502再次等于5。换言之，6比特计数器506在时钟504的每6个脉冲时加1。
6比特计数器506的计数由比特位置D0到D5表示，其中D0是最低有效位和D5是最高有效位。6比特计数器506的D0到D5分别对应于9位地址514的b5到b0位。
一开始，3比特计数器502和6比特计数器506的计数被复位为0。因为计数器502和506的所有比特位置都被复位，所以9位地址514等于0，这是在IS95交错序列的第1个地址。时钟504的下一个脉冲使3比特计数器502加1，使3比特计数器502的Q0为1。因为3比特计数器502的Q0是9位地址514的b6，9位地址514等于64，这是IS95交错序列的第二个地址。如上所述，6比特计数器506不被选通，直到3比特计数器502的计数等于5为止。时钟504的下一个脉冲再次使3比特计数器502加1，该脉冲使3比特计数器502的Q0复位和使Q1置1。因为3比特计数器502的Q1是9位地址514的b7，9位地址514等于128，这是在IS95交错地址的第三个地址。这种过程继续进行，直至3比特计数器502为5(Q0和Q2被置1，Q1被复位)。当3比特计数器502递增到5时，产生地址192、256和320，这些分别是IS95交错序列的第四、第五和第六个地址。
当3比特计数器502的计数为5时，同步清零输入端510和选通输入端508都被解码器512选通。时钟504的下一个脉冲复位3比特计数器502和使6比特计数器506加1。此时，6比特计数器506的D0被置为1值和计数器502与506的所有其他比特位置都被复位为0。D0对应于9位地址514的b5。因此，9位地址514等于32，这是IS95交错序列的第7个地址。当3比特计数器502被清零时，解码器512关断同步清零输入端510和选通输入端508。因此，时钟504的下一个脉冲使3比特计数器502加1，但不使6比特计数器506加1。此时，3比特计数器502的Q0和6比特计数器的D0都被置1。这些输出分别对应于9位地址514的b5和b6。因此，9位地址514等于96，这是IS96的交错序列的第八个地址。
上述过程持续进行，直到6比特计数器506的计数是63，和3比特计数器502的计数是5，这对应于地址383，即IS95交错序列的最后一个地址。
时钟504的下一个脉冲复位3比特器502，和6比特计数器506，计数翻转为0。此时，3比特计数器502的Q0到Q2和6比特计数器的D0到D5都被复位，9位地址514等于0，该地址是IS95交错序列的第一个地址。
图6表示地址扭转器216的操作。在步602中，3比特计数器502和6比特计数器506被复位为0。在判断步604中，3比特计数器502的计数与5比较。
如果3比特计数器502的计数是5，则在步608中和610中分别使6比特计数器506加1和3比特计数器复位。在步612中，分别将3比特计数器502的Q0到Q2输出到9位地址514的b6到b8位。在步614中，分别将6比特计数器506的D0到D5输出到9位地址514的b5到b0。
如果在判断步604中3比特计数器的计数不是5，则在步606中，3比特计数器502的计数加1。在步612中，3比特计数器502的Q0到Q2分别被输出为9位地址514的b6到b8。在步614中，6比特计数器506的D0到D5分别被输出为9比特计数器514的b5到b0。
上述的循环从判断步604开始不断地重复。
在本发明结合其若干优选实施例已被具体地表示和描述的同时，本专业的技术人员将理解，在不脱离由后附的权利要求书限定的本发明的精神和范围下可能做出在形式上和细节上的各种改变。例如，利用如在本说明书中所述的多个计数器产生非相邻的地址的概念可以实现不同的交错方案和不同的块长度。
权利要求
1.一种用于交错数据的设备，包括存储数据的缓冲器；产生相邻的地址序列的相邻计数器，用于以相邻的次序将数据装载到所述缓冲器中；和产生非相邻的地址序列的地址扭转器，用于以非相邻的次序从所述缓冲器中输出数据，其中所述非相邻序列对应于交错序列。
2.权利要求1的设备，其中所述地址扭转器是一个状态机。
3.权利要求1的设备，其中所述地址扭转器包括两个计数器。
4.权利要求3的设备，其中所述两个计数器是3比特模6计数器和6比特模64计数器。
5.权利要求4的设备，其中所述地址扭转器还包括仅当所述3比特模6计数器的计数为5时选通所述6比特模64计数器的装置。
6.一种用于产生交错序列的设备，包括重复产生从0到5计数的3比特计数器，所述3比特计数器具有以Q0为最低有效位和Q2为最高有效位的比特位置Q0—Q2；反复产生从0到63计数的6比特计数器，所述6比特计数器具有以D0为最低有效位和D5为最高有效位的比特位置D0—D5；耦合到所述3比特计数器和所述6比特计数器的时钟；用于仅当所述3比特计数器等于5时选通所述6比特计数器的装置；和用于输出9位地址的装置，其中所述3比特计数器的Q0—Q2分别对应于所述9位地址的比特b6—b8，和所述6比特计数器的D0—D5分别对应于所述9位地址的比特b5—b0。
7.权利要求6的设备，其中所述用于启动所述6比特计数器的装置包括一个其输入端耦合到所述3比特计数器的输出端和其输出端耦合到所述6比特计数器的选通输入端的解码器。
8.权利要求7的设备，其中当所述3比特计数器的输出等于5时所述解码器选通所述6比特计数器的所述选通输入端。
9.一种移动通信系统，该移动通信系统利用纠错编码和交错技术，以减小由于突发差错引起的误码率，包括一个基站；和一个移动站；其中在所述移动站与所述基站中的交错器在传输之前交错数据，所述交错器包括存储数据的缓冲器；产生地址的相邻序列的相邻计数器，用于以相邻次序装入数据到所述缓冲器；产生地址的非相邻序列的地址扭转器，用于以非相邻次序从所述缓冲器输出数据，其中所述非相序列对应于交错序列。
10.权利要求9的设备，其中所述地址扭转器是一个状态机。
11.权利要求9的设备，其中所述地址扭转器包括两个计数器。
12.权利要求9的设备，其中所述地址扭转器包括3比特模6计数器；和6比特模64计数器。
13.权利要求12的设备，其中所述地址扭转器还包括仅当所述3比特计数器的计数等于5时选通所述6比特模64计数器的装置。
全文摘要
本发明包括一个数据缓冲器，一个相邻计数器和一个地址扭转器。相邻计数器产生一个相邻的地址序列，用于以相邻的次序将数据装入数据缓冲器。地址扭转器产生一个非相邻的地址序列，该序列对应于一个交错序列，该非相邻的地址以由交错序列规定的次序从数据缓冲器中输出编码数据。
文档编号H04J13/04GK1132453SQ9512026
公开日1996年10月2日 申请日期1995年11月27日 优先权日1994年11月29日
发明者安德蔡耶F·帕蒂卡 申请人:美国电报电话公司