专利名称：数字通信中继系统的制作方法
技术领域：
本发明涉及一种数字通信中继系统，其中至少包括一个数字通信中继单元，并有多个各以一传输通道与各自的中继单元联通的次级单元。
网络中联接的终端越多，通信中继系统就越经济。因此把待传输的信号分级分支，并且能够按需求安排分配到各信息通路级(等级分支)。所以现代数字通信中继系统普遍分级组织，由计算机控制，接收各个终端的数据，进行处理、选择和/或向其它单元传输。
在一定时间内由某终端向其它终端传输的数据被称为线路传输数据，可用于高质语音传播，但是不能充分利用通讯线路而不适于广义的数据传输，所以人们又采用一种数据包传输方式，按需要把一个信息通路级的数据暂存，在各终端间选择适当的可能的传输通道，以充分利用通信传输通路。
不论数据包传输还是线路传输都可以利用综合业务数字网络(ISDN)之类的数字的通用的窄带网络。在ISDN网络中，到不同的通信业务的通路是通过由国际电报电话咨询委员会(CCITT)根据相关的推荐标准确定的记录而实现的。这种记录经过数据信道(D信道)交换，该信道还可用于传输附加的信令信息。通信中继系统的终端装置或其它终端机的控制信息也属于信令信息。另外信令信息也包括传输线路传输数据的信道(B信道)的连接信息。
ISDN网络普通装有D信道中继器以分析信令数据。除控制传输通路所必需的串口逻辑电路外，每个D信道中继器还设有定时—开关及冲突控制电路以及发射/接收器。例如西门子公司2/89版通讯集成电路手册第332页至354页上的PEP 2075电路就是这样的中继单元。该已有的中继单元有4个D信道，由集成线路技术实现。这种集成电路的D信道数量有限，首先在于需要高的电路成本，其次中继系统的线路技术也需高成本。
举例来说，德国专利DE-PS4141493数字通信中继系统的成本不高，其数字中继单元上经各自的传输通路接有多个次级单元。通信中继单元本身包括一个分析发来信号并进一步处理信息的接收器。接收器前接一个与传输通道耦连的开关电路，该开关电路根据控制信号选出一条传输通道接通接收器。与传输通路耦联的还有监测器，监测次级单元在各自传输通道上发出的信号并发出相应信号，与监测器、开关电路以及传输通路耦联的还有选择器，依据监测器的信息信号照一定标准选出传输电路并为开关电路及次级单元产生控制信号。当某次级单元要发送信息时，上述工作随着发送的第一个信息开始进行。如果当时不能进行传输，上级中继单元必须在次级单元第一个信息没有完全发送前向次级单元发送相应信号，以免丟失第一个信息。及时送达这一信号的意义在于保留最初信息，并不断重复发送或延迟发送，直到可以传输信息。如果上述相应信号没有或者过迟到达次级单元，就不能再重复已经发送完毕的信息了，从而造成信息丟失。因此，本文首所述的数字通信中继系统只适用于总反应时间之和短于次级终端发送的信息最短者的传输通路。
本发明的目的旨在设计一种数字通信中继系统，其传输通路与中继单元的反应时间总和允许长于次级单元的最短信息。
这一目的通过是通过使如本文开头一段所述的数字通信中继系统具备以下特征而实现的，即为实现次级单元的信令发送请求，该次级单元首先发送至少一个无意义内容的信息传向上级单元，然后再发送实际意义信息。本发明思想的具体构成和完善方案还体现以下各方面中，即1.在该数字通信中继系统中，数字通信中继单元具有接收器，它分析抵达的信号，并准备进一步处理，还有接于接收器前并联通传输通道的开关单元，它根据控制信号把传输通道接通接收器，还有一个连接传输通道的监测器，它检测次级单元在各自传输通道发送的信号，并发出相应的信号，还有一个连接监测器，开关单元和传输通道的选择器，它按照监测器发出的信息，根据确定的标准选择出一条传输通道，并为开关单元和次级单元产生相应的控制信号。
2.在该数字通信中继系统中，设有一个第一延迟时间，它至少是一个信息帧的两倍，并根据通信中继单元被另一次级单元占据的信息，延迟次级单元的反应。
3.在该数字通信中继系统中，设有第二延迟时间，它至少等于通信中继单元的反应时间，并延迟通信中继单元发送的信息。
4.在该数字通信中继系统中，至少有一个次级单元由别的数字通信中继单元构成。
5.在该数字通信中继系统中，没有被选择器选中的次级单元根据选择器发出的控制信号在一定期间中止发送信息。
6.在该数字通信中继系统中，一个由选择器选出的次级单元通过相应控制信号在发送结束后在一定期间被阻断。
7.在该数字通信中继系统中，选择次级单元的一个标准是次级单元接收发送信息的先后次序。
8.在该数字通信中继系统中，在次级单元与数字通信中继单元之间的多个数据信道以时间电路的多路通信方式传输。
9.在该数字通信中继系统中，接收器与一个数字处理器相连接。
以下参照附图所示的实施例进一步说明本发明
图1为本发明数字通信中继系统一种实施方案方框图。
图2为图1通信中继系统发送接收工作过程示意图。
图1所示的本发明数字通信中继系统设有4个相同结构的数字通信中继单元IDEC1至IDEC4。因其结构相同，以下仅以IDEC1为代表加以说明。这些中继单元各经一传输通道与多个次级单元联接，此实例中为24个。作为次级单元，一种起终端E72至E76作用，另一种起通信中继单元IDEC2至IDEC4的作用。而IDEC2至IDEC4又各联接24个终端，分别为E1至E24，E25至E48及E49至E72，分别通过各自的传输通道联接。图中笼统地把传输通道标为L，除传输线外还有线路适配、编码及解码以及发送和接收放大装置。也可以采用无线电通信站之间的间隔作传输通道，这时包括其相应装置。
通信中继单元IDEC1有一个接收器RU，用于分析输入的信号，以备用微处理器MP及与MP相连的发送/接收装置RX等进行进一步处理。接收器RU前级耦联传输通路L的开关电路SU，它根据控制信号S1把一条传输通道L耦联到接收单元RU。另外在传输通道L上还接有检测单元CU，检测出次级单元IDEC2至IDEC4，E73至E96在各自传输通道L上发出的信号后，输出信息信号S2至选择装置SL，选择装置SL连接检测单元CU和开关单元SU，按一定标准选择一传输通路，并且为开关电路SU产生控制信号S1，为次级单元IDEC2至IDEC4，E73至E96产生控制信号S3。此外，通信中继单元IDEC1还含有一个安装于传输通路L与微处理器MP之间的发送装置XU，它对于深入了解该系统无关大局，此不详述。
当选择装置SL从IDEC2至IDEC4，E73至E76中选出了一个次级单元后，在选出的次级单元发出信息期间，通过相应控制阻断一个未被选出的次级单元，接通选出的次级单元发送的信息后的一定时间内阻断其它次级单元。选择次级单元的标准可按IDEC2至IDEC4，E73至E96的信号到达先后序列。这里只要需要，每一个IDEC2至IDEC4，E73至E96这样的次级单元都会立即开始发送信息。如果已有另一个次级单元被选出，由于已经接受了前一次级单元的信息发送，后一次级单元的信息就要推迟接受，于是传输一个相应信号以中止后一次级单元发送信息，并在迟些时候重新发送信息。如果两个或更多次级单元同时发送信息，将根据选择装置SL作出的优先模式处理。
这样，如果传输线L的通信中继单元IDEC1的反应时间长于次级单元发送的最短信息，它不会丟失，每一个次级单元最开始发送一个内涵无意义的信息的话，其丢失对于传输的信息也不会造成损失。为了进一步提高允许的反应时间，可以相对延长最开始发送的无意义信息，并在开始阶段按需要发送多个无意义信息。这种“虚信息”可以是一定的字节组合，为上级通信中继单元IDEC1提供标识。为此目的可作相应设计。另外可以预设两个延迟时间，其中之一补偿传输装置的传输时间，另一个作为等候上级通信中继系统作好接受准备的时间。
本发明的数字通信中继单元用单一的接收器为各信令通道服务，例如D信道，24个终端。这里可以按照全双工运行方式的HDLC高级数据链路控制规程(High Level Data Link Control)传输文件，例如LAP-D。在发送方向上自动给出必要的数据传输序列，接收方向上则由选择器SL和附加控制信道加以保障。选择器SL利用控制信道为终端分配或关闭信令通道。为此每一终端配备一个控制信道，并间接地以一主、多从的形式工作。选择器(主)经过控制信道通知终端(从)是否可以向其信令通道发送信息。控制通道与信令通道一样，可经所有交叉区透明地传递信号。必要时，可采用末端监督法处理以减少字节错误概率。控制器，如微处理器MP经所属信令通道与终端IDEC2至IDEC4，E73至E96交流。在发送方向上可以自由编程发送接口时间基准和时间基准长度。以此微处理器MP可以顺序呼叫任意终端。在接收方向上，经分析一个外部的像所谓频闪信号那样的信号，选择出接收端口的时间基准。这个频闪信号由选择装置产生。
选择装置SL每次为接收器RU选择出IDEC2至IDEC4，E73至E96次级单元中的一个。由控制信道指出次级单元IDEC2至IDEC4，E73至E96中各自的信令通道可接通还是阻塞。系统初始化后，所有信令通道都是阻断的。如果有一个次级单元顺序完成激活程序，它被选择器列入呼叫表。该表首先表示所有列入其中的次级单元的信令通道可用。第一个次级单元一开始发送信息，接收器RU就立即通过频闪信号与该次级单元同步，并阻断其它次级单元的信令通道。假如多个次级单元同时发送信息，选择装置SL按优先权模式决定接通或阻断哪个信令通道。同时在多个次级单元同时发送信息时，要保证各次级单元在其中任一次级单元第二次发送信息前排好顺序。各信道分时交付使用。
首先，次级单元通过最后发送的IOM帧框内(IOM＝ISDN网络方向模式)通知的总线分配字节BAC与嵌入运算信道EOC(EmbededOperation Channel)结合显示其状况。从中产生停-走字节(SG)的确定状态，即总线分配字节BAC为0逻辑时，在总线分配字节转零后延迟一段时间停-走字节倾向于转为0逻辑，而通向上级通信中继单元的D信道无延迟地转为0逻辑。如果总线分配字节为1逻辑，停-走字节SG置代表停状态的逻辑状态，而通向上级通信中继单元的D信道还是接通，这样在D信道中暂时还传输迄此为止的逻辑状态。
如果某次级单元的数据输入信道接到由其上级通信中继单元设置的总线分配字节BAC为逻辑1，通信中继单元在数据输出信道在下一个IOM帧把停-走字节SG设为停止位，如设为1逻辑。这时，D信道是接通的，通过把总线分配字节设置为0逻辑，终端发出信号表示它想利用通往上级通信中继单元的D信道，并要求上级单元为线路模式。这诱发D信道在上级通信中继单元方向上发送以下一个IOM帧字节开始的0逻辑状态。与此同时停-走字节SG置为1逻辑。这意味着，停-走字节阻断信息发送的开始。经过1.5ms延迟时间后，另外两个EOC帧后停-走字节接通，然后又恢复上一个保持状态。每个以0逻辑状态到达的字节对该次级单元所属的上级通信中继单元处于线路模式。上级通信中继单元则通过停-走字节为0逻辑的EOC信息表示接入该次级单元。D信道继续向上级通信中继单元发送0逻辑状态，直至上级通信中继单元的数据抵达数据输入端口。以第一字节为0逻辑在D信道开始的HDLC帧把D信道转回接通的工作模式。这样，在停-走字节置0逻辑过渡过程与使用D信道之间可以有任意延迟，而不会因为发送全1逻辑状态的字节组成的中断要求使HDLC控制器失效。在HDLC帧框发送完毕时，总线分配字节BAC转回1逻辑，从而停-走字节SG转为1逻辑状态，阻断D信道传输直至重新请求HDLC控制器。
图2表示的情况是，假设次级单元E73向上级通信中继单元IDEC1通过接口Uko提出总线分配请求。首先，D信道数据输入端总线字节转为1，使停-走字节处于停位，即为1逻辑状态。这里上级通信中继单元IDEC1可以发送一个任意内容(××××)的代码字母C/I。为向上级通信中继单元IDEC1请求总线分配，次级单元E73在D信道DC输入端的总线分配字节BAC设为0逻辑状态。结果，在上级通信中继单元IDEC1方向上D信道DC箝位于0逻辑，而停-走字节SG置1逻辑。在0逻辑箝位产生了完全由零组成的无含意“虚信息”。上级通信中继单元IDEC1对发送的0逻辑作出反应，使其HDLC控制器接通终端E73。这将由改变次级单元E73方向上的代码字母C/I表示，如由“1100”改变为“1000”。其后，经过第一延迟时间，停-走字节SG置为0逻辑，在次级单元E73方向上，在HDLC帧开始抵达数据输入端口时，通过箝位为0逻辑的过渡过程使转回D信道“畅通”。这个HDCL帧被传输向上级单元IDEC1。这个帧框完毕时总线分配字节BAC置为1逻辑。这可以通过一种层-2-控制器(例如SMARTLINK，ICC，MBMC)达到。其后，在下一个IOM帧框中，停-走字节被置为1逻辑状态，它阻止有可能发送的、不可在上级单元IDEC1中处理的第二个HDLC帧框。当上级单元IDEC1处理完HDLC帧框时，把代码字符C/I变为“1100”。这个代码字符经第二延迟时间TD2后，向次级单元73传输，并使停-走字节SG保持在停止位，不论总线分配字节BAC是什么状态。
延迟时间TD1和TD2说明如下延迟时间TD2的时间间隔为6ms，在这个间隔中，可由Uko接口传输一个EOC信息。由于EOC信息仅可以每6ms发送一次，并且传输时间为6ms，在“最糟的情况”下延长时间为12ms。故延迟时间TD2反映传输通道L的传输时间。
取决于HDLC控制器接到次级单元73请求时复合帧框的要求，延迟时间TD1最长可达13.5ms，最短为7.5ms。这个延迟是必须的，因为当收到EOC-信息“开始”，如所要求的那样，次级单元E73可能恰恰收到EOC信息“停止”，如果这时HDLC控制器已经分配给另一个终端的话。在设置总线分配字节前已经被另一个次级单元占据了的HDLC控制器把次级单元E73的EOC信息当作错误信号。只有第二个EOC信息才可靠地重新提供所请求的状态。
最后须说明，可以用一个单元，如信号处理器实现多个单元，如接收器RU，开关电路SU和微处理器MP等。信令通道和控制信道亦可合二为一。延迟时间和无意义信息的形式及结构均可根据实际情况作改变。
权利要求
1.数字通信中继系统，至少包括一个数字通信中继单元(IDEC1至IDEC4)，并有多个各以一传输通道(L)与各自的中继单元(IDEC1至IDEC4)联通的次级单元(IDEC2至IDEC4，E73至E96)，其特征是，为实现次级单元(IDEC1至IDEC4，E73至E96)的信令发送请求，该次级单元首先发送至少一个无意义内容的信息传向上级单元(IDEC1至IDEC4，E73至E96)，然后再发送实际意义信息。
2.根据权利要求1的数字通信中继系统，其特征是，数字通信中继单元(IDEC1至IDEC4)具有接收器(RU)，它分析抵达的信号，并准备进一步处理，还有接于接收器(RU)前并联通传输通道(L)的开关单元(SU)，它根据控制信号把传输通道(L)接通接收器(RU)，还有一个连接传输通道(L)的监测器(CU)，它检测次级单元(IDEC2至IDEC4，E73至E96)在各自传输通道(L)发送的信号，并发出相应的信号(S2)，还有一个连接监测器(CU)，开关单元(SU)和传输通道(L)的选择器(SL)，它按照监测器(CU)发出的信息(S2)，根据确定的标准选择出一条传输通道(L)，并为开关单元(SU)和次级单元(IDEC2至IDEC4，E73至E96)产生相应的控制信号(S1，S3)。
3.根据权利要求1或2所述的数字通信中继系统，其特征是，设有一个第一延迟时间(TD1)，它至少是一个信息帧的两倍，并根据通信中继单元被另一次级单元占据的信息，延迟次级单元的反应。
4.根据权利要求1-3之一所述的数字通信中继系统，其特征是，设有第二延迟时间(TD2)，它至少等于通信中继单元(IDEC1至IDEC4)的反应时间，并延迟通信中继单元(IDEC1至IDEC4)发送的信息。
5.根据权利要求1-4之一所述的数字通信中继系统，其特征是，至少有一个次级单元(IDEC2至IDEC4)由别的数字通信中继单元构成。
6.根据权利要求1-5之一所述的数字通信中继系统，其特征是，没有被选择器(SL)选中的次级单元(IDEC2至IDEC4，E73至E96)根据选择器(SL)发出的控制信号(S3)在一定期间中止发送信息。
7.根据权利要求1-6之一所述的数字通信中继系统，其特征是，一个由选择器(SL)选出的次级单元(IDEC2至IDEC4，E73至E96)通过相应控制信号(S3)在发送结束后在一定期间被阻断。
8.根据权利要求1-7之一所述的数字通信中继系统，其特征是，选择次级单元的一个标准是次级单元(IDEC2至IDEC4，E73至E96)接收发送信息的先后次序。
9.根据权利要求1-8中之一所述的数字通信中继系统，其特征是，在次级单元(IDEC2至IDEC4，E73至E96)与数字通信中继单元(IDEC1)之间的多个数据信道以时间电路的多路通信方式传输。
10.根据权利要求1-9中之一所述的数字通信中继系统，其特征是，接收器(RU)与一个数字处理器(MP)相连接。
全文摘要
数字通信中继系统，包括至少一个数字通信中继单元(IDEC1-IDEC4)，和多个各通过一个传输线路(L)与各中继单元(IDEC1-IDEC4)耦连的次级单元(IDEC2-IDEC4，E73-E96)，为实现次级单元(IDEC1-IDEC4，E73-E96)的信令发送请求，该次级单元首先发送至少一个无意义内容信息到其上级单元(IDEC1-IDEC4，E73-E96)，然后再发送实际意义信息。
文档编号H04Q11/04GK1148301SQ96113358
公开日1997年4月23日 申请日期1996年8月22日 优先权日1995年8月22日
发明者Y·安马, G·赫弗, M·阿尔格-莫尼埃 申请人:西门子公司