专利名称：：带图象存储和灰度解码输出的扫描器件的制作方法
技术领域：
：本发明涉及一种带图象存储和灰度解码输出的扫描器件，属于扫描装置的
技术领域：
。所谓带图象存储和灰度解码输出的扫描器件是指在该器件内可以存储其扫描控制范围内的图象数据，当这些数据输出时按照扫描顺序进行灰度解码输出，在它控制的LED(发光半导体)显示屏上可以显示有层次的图象。该器件具有图象数据处理简单，图象存储地址可以和计算机内存统一编址，数据写入与图象显示互不干扰，图象显示稳定、层次丰富的优点。它包括输入控制电路、输出控制电路、双端口静态存储器、解码校正电路和输出矩阵电路。现有LED显示屏使用的扫描器件是由通用寄存器代替，图2是一种典型的使用8位串型移入串／并输出寄存器74HC595作为扫描器件的1／16动态扫描LED点阵显示屏扫描器电路。可以看出每显示一场图象，74HC595内的数据就要被刷新16次。如果显示16级灰度的图象，每一级灰度都需要显示一场图象的话，就需要将74HC595的刷新频率在现有基础上提高16倍。只有当扫描频率达到每秒钟60场时，人的眼睛才能看到一个基本稳定的图象。实际上单位时间内扫描场数越多图象就越稳定，灰度等级越高图象层次就越丰富。利用图2所示电路组成128×128点阵LED显示屏，按照下列公式计算可以看到不同的扫描场数和不同的灰度等级条件74HC595的刷新频率变化。fm=m×n×ft×w其中fm为刷新频率，m、n为LED显示屏行列点数，ft为每秒显示场数，w为灰度等级；已知m×n=128×128fm赫兹(Hz)附表1<tablesid="table1"num="001"><table>16级灰度64级灰度128级灰度256级灰度60场／秒15，728，64062，914，560125，829，120251，658，240120场／秒31，457，280125，829，120251，658，240503，316，480240场／秒62，914，560251，658，240503，316，4801，006，632，960</table></tables>采用常规的逻辑器件，HC系列时钟频率最高只能达到30兆赫。由附表1可知，图2所示结构所采用的扫描器件只能进行16级灰度、60场／秒的图象显示，在此基础上提高显示灰度等级和扫描场数受到了元器件的限制。因此，如何提高扫描场数和灰度等级，同时尽可能降低刷新频率fm是扫描装置
技术领域：
一个难题，亟待解决。本发明的目地是要提供一种带图象存储和灰度解码输出的扫描器件，在它内部有512字节双端口静态存储器，相互独立的输入、输出控制电路，解码校正电路和灰度解码输出矩阵电路。使用这种扫描器件的LED显示屏可以提高每秒钟刷新场数，提高显示灰度，容易与计算机多媒体部件连接，从而彻底解决了LED显示屏的灰度显示问题。本发明的目的是这样实现的1扫描器件是由六个电路单元及外部管脚组成。它们分别是输入控制电路单元U1、输出控制电路单元U2、图象存储电路单元U3、解码校正电路单元U4、输出矩阵电路单元U5U6；输入控制管脚WR、ADDR0、ADDR1、ID0、ID1、CS、HS、VS，输出控制管脚ROW0～ROW4、ICLK、OPUL、OPULEN，数据输入管脚D0～D7，校正选择管脚S0、S1，输出管脚DOUT0～DOUT15及MOD、TSTEN。U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS与输入控制管脚对应连接，U1的SADDR～SADDR[8]与U3的WA～WA[8]对应连接，U1的WEN与U3的WEB端连接。U2的ROW0～ROW4、ICLK、OPUL、OPULEN与输出控制管脚对应连接，U2的DEB～DEB[4]与U3的RA[4]～RA[8]对应连接，U2的CO～CO[3]与U3的RA～RA[3]对应连接，U2的CO～CO[7]与U5U6的W～W[7]对应连接，U2的OCLK与U5U6的CLK连接，U2的A与U5的SEL连接，U2的B与U6的SEL连接。U3的WA～WA[8]和RA～RA[8]与U1、U2连接之外，DI～DI[7]与数据输入管脚对应连接，U3的DO～D0[7]与U4的DIN～DIN[7]对应连接，U3的OEB、REB接地。U4的DIN～DIN[7]与U3连接之外，S0、S1与校正选择管脚对应连接，OUT～OUT[7]与U5U6的AO～AO[7]对应连接。U5的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U5的DOUT～DOUT[7]与输出管脚DOUT0～DOUT7对应连接。U6的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U6的DOUT～DOUT[7]与输出管脚DOUT8～DOUT15对应连接。2输入控制电路单元U1是由5位并行计数器U1-A，6位并行计数器U1-B，4输入或门U1-1，3输入或门U1-2，2输入或门U1-3，2输入与门U1-4，2输入异或门U1-5、U1-6连接组成。WR与U1-1的1端连接，ADDR[1]、ID[1]与U1-5的1、2端分别连接，U1-5的3端与U1-2的1端连接，ADDR、ID与U1-6的1、2端分别连接，U1-6的3端与U1-2的2端连接，CS与U1-2的3端连接，U1-2的4端与U1-1的2端连接，HS与U1-3的1端连接，U1-B3的Q[5]与U1-3的2端、U1-1的3端连接，U1-3的3端与U1-4的1端、U1-B的CLK连接，VS与U1-4的2端、U1-B的CDN连接，U1-4的3端与U1-A的CDN连接，U1-A的Q[4]与U1-1的4端连接，U1-1的5端与U1-A的CLK、WEN连接，U1-A的Q～Q[3]与SADDR～SADDR[3]对应连接，U1-B的Q～Q[4]与SADDR[4]～SADDR[8]对应连接。3输出控制电路单元U2由延时控制电路U2-A，加一电路U2-B，8位并行计数器U2-C，反相门U2-1、U2-2、U2-3，2输入或门U2-4、U2-5、U2-6、U2-7，2输入与门U2-8，4输入与非门U2-9连接组成。ROW0～ROW4与U2-A的C0～C4、U2-B的DI～DI[4]对应连接，U2-A的CS与U2-4的1端连接，OPUL与U2-5的1端连接，OPULEN与U2-3的1端、U2-5的2端连接，U2-3的2端与U2-4的2端连接，U2-4的3端与U2-8的1端连接，U2-5的3端与U2-8的2端连接，U2-8的3端与U2-C的CDN连接，ICLK与U2-C的CLK、OCLK连接，U2-C的Q[3]与U2-1的1端、U2-7的1端连接，U2-C的Q[4]与U2-2的1端连接，U2-2的2端与U2-9的1端连接，U2-C的Q[5]、Q[6]、Q[7]与U2-9的2、3、4端分别连接，U2-9的5端与U2-6的2端、U2-7的2端连接，U2-B的DO～DO[4]与DEB～DEB[4]对应连接，U2-C的Q～Q[7]与C0～C0[7]对应连接，U2-8的3端与B连接，U2-7的3端与A连接。4解码校正电路单元U4由4／8解码器U4-A，5／8解码器U4-B，6／8解码器U4-C，双4选一器件U4-D、U4-E、U4-F、U4-G连接组成。DIN～DIN[3]分别与U4-A的IO～IO[3]连接，DIN～DIN[4]分别与U4-B的I1～I1[4]连接，DIN～DIN[5]分别与U4-C的I2～I2[5]连接，U4-D、U4-E、U4-F、U4-G的1C0、2C0与U4-A的O0[7]～O0对应连接，U4-D、U4-E、U4-F、U4-G的1C1、2C1与U4-B的O1[7]～O1对应连接，U4-D、U4-E、U4-F、U4-G的1C2、2C2与U4-C的O2[7]～O2对应连接，U4-D、U4-E、U4-F、U4-G的1C3、2C3与DIN[7]～DIN对应连接，S0、S1分别与U4-D、U4-E、U4-F、U4-G的A、B连接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分别对应连接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。5输出矩阵电路单元U5U6使用脉冲宽度调制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8译码器U5-I连接组成。AO～AO[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]对应连接，W～W[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]对应连接，W～W[2]与U5-I的A、B、C对应连接，SEL与U5-I的G1连接，MOD、CLK、TSTEN与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN对应连接，U5-I的Y0～Y7分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN连接，AO～AO[7]分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN连接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分别连接DOUT～DOUT[7]。6延时控制电路U2-A由15ns延时器U2-D、U2-E、U2-F、U2-G、U2-H，2输入异或门U2-10、U2-11、U2-12、U2-13、U2-14，3输入或门U2-15、U2-16，2输入或非门U2-17连接组成。C0与U2-D的1端、U2-10的2端连接，U2-D的2端与U2-10的1端连接，C1与U2-E的3端、U2-11的2端连接，U2-E的4端与U2-11的1端连接，C2与U2-F的5端、U2-12的2端连接，U2-F的6端与U2-12的1端连接，C3与U2-G的7端、U2-13的2端连接，U2-G的8端与U2-13的1端连接，C4与U2-H的9端、U2-14的2端连接，U2-H的10端与U2-14的1端连接，U2-10的3端与U2-15的1端连接，U2-11的3端与U2-15的2端连接，U2-12的3端与U2-15的3端连接，U2-13的3端与U2-16的1端连接，U2-14的3端与U2-16的2端连接，U2-16的3端接地，U2-15的4端与U2-17的1端连接，U2-16的4端与U2-17的2端连接，U2-17的3端与CS连接。7加一电路U2-B由反相器U2-18、U2-19、U2-20，2输入异或门U2-21，2输入同或门U2-22、U2-23、U2-24，2输入与非门U2-25、U2-26、U2-27连接组成。DI与U2-18的1端、U2-21的2端、U2-25的2端连接，DI[1]与U2-21的1端、U2-25的1端连接，DI[2]与U2-22的1端、U2-26的1端连接，DI[3]与U2-23的1端、U2-27的2端连接，DI[4]与U2-24的1端连接，U2-25的3端与U2-22的2端、U2-19的1端连接，U2-19的2端与U2-26的2端连接，U2-26的3端与U2-23的2端、U2-20的1端连接，U2-20的2端与U2-20的1端连接，U2-27的3端与U2-24的2端连接，U2-18的2端与DO连接，U2-21的3端与DO[1]连接，U2-22的3端与DO[2]连接，U2-23的3端与DO[3]连接，U2-24的3端与DO[4]连接。图1扫描器件的电路1-A输入控制电路的电路1-B输出控制电路的电路1-C解码校正电路的电路1-D输出矩阵电路的电路1-B-A延时控制电路的电路1-B-B加一电路的电路图兹结合附图对带图象存储和灰度解码输出的扫描器件的结构和电路图叙述如下。由图1，带图象存储和灰度解码输出的扫描器件是由六个电路单元及外部管脚组成。它们分别是输入控制电路单元U1、输出控制电路单元U2、图象存储电路单元U3、解码校正电路单元U4、输出矩阵电路单元U5U6；输入控制管脚WR、ADDR0、ADDR1、ID0、IDI、CS、HS、VS，输出控制管脚ROW0～ROW4、ICLK、OPUL、OPULEN，数据输入管脚D0～D7，校正选择管脚S0、S1，输出管脚DOUT0～DOUT15及MOD、TSTEN。U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS与输入控制管脚对应连接，U1的SADDR～SADDR[8]与U3的WA～WA[8]对应连接，U1的WEN与U3的WEB端连接。U2的ROW0～ROW4、ICLK、OPUL、OPULEN与输出控制管脚对应连接，U2的DEB～DEB[4]与U3的RA[4]～RA[8]对应连接，U2的CO～CO[3]与U3的RA～RA[3]对应连接，U2的CO～CO[7]与U5U6的W～W[7]对应连接，U2的OCLK与U5U6的CLK连接，U2的A与U5的SEL连接，U2的B与U6的SEL连接。U3的WA～WA[8]和RA～RA[8]与U1、U2连接之外，DI～DI[7]与数据输入管脚对应连接，U3的DO～D0[7]与U4的DIN～DIN[7]对应连接，U3的OEB、REB接地。U4的DIN～DIN[7]与U3连接之外，S0、S1与校正选择管脚对应连接，OUT～OUT[7]与U5U6的AO～AO[7]对应连接。U5的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U5的DOUT～DOUT[7]与输出管脚DOUT0～DOUT7对应连接。U6的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U6的DOUT～DOUT[7]与输出管脚DOUT8～DOUT15对应连接。扫描器件采用的双端口静态存储器U3型号为CC2P1T，写入地址由输入控制电路U1的SADDR～SADDR[8]组成。数据通过管脚D0～D7送到存储器U3的数据输入口DI～DI[7]，读出地址由输出控制电路U2的CO～CO[3]、DEB～DEB[4]组成，U3的数据输出DO～D[7]接解码校正电路U4的数据输入端DIN～DIN[7]，U3的数据读出控制位REB和输出允许位OEB接地可以使U3的数据输出随读出地址变化而保持连续变化。由图1-A，输入控制电路单元U1是由5位并行计数器U1-A，6位并行计数器U1-B，4输入或门U1-1，3输入或门U1-2，2输入或门U1-3，2输入与门U1-4，2输入异或门U1-5、U1-6连接组成。WR与U1-1的1端连接，ADDR[1]、ID[1]与U1-5的1、2端分别连接，U1-5的3端与U1-2的1端连接，ADDR、ID与U1-6的1、2端分别连接，U1-6的3端与U1-2的2端连接，CS与U1-2的3端连接，U1-2的4端与U1-1的2端连接，HS与U1-3的1端连接，U1-B的Q[5]与U1-3的2端-U1-1的3端连接，U1-3的3端与U1-4的1端、U1-B的CLK连接，VS与U1-4的2端、U1-B的CDN连接，U1-4的3端与U1-A的CDN连接，U1-A的Q[4]与U1-1的4端连接，U1-1的5端与U1-A的CLK、WEN连接，U1-A的Q～Q[3]与SADDR-SADDR[3]对应连接，U1-B的Q～Q[4]与SADDR[4]～SADDR[8]对应连接。U1-1型号OR04，U1-2型号OR03U1-3型号OR02，U1-4型号AN02U1-5型号XO02，U1-6型号XO02U1-A型号COU5CDNU1-B型号COU6CDN输入控制电路U1，是由使用2输入异或门U1-5、U1-6和3输入或门U1-2组成地址比较电路，使用5位并行计数器U1-A的低4位Q～Q[3]和6位并行计数器U1-B的低5位Q～Q[4]组成U3的写入地址SADDR～SADDR[8]。当ADDRADDR[1]与IDID[1]相等、CS为低电平时允许WR通过4输入或门U1-1的5端控制U3的WEB同时驱动5位并行计数器U1-A的时钟CLK使其进行加一。当U1-A计满16后Q[4]输出的高电平将关闭U1-1使WR信号不能通过U1-1。HS通过2输入或门U1-3和2输入与门U1-4控制U1-A的清零位CDN和U1-B的时钟CLK。当VS为高电平时，HS的高低高电平变化将U1-A清零并且恢复其计数状态，同时使U1-B加一。当U1-B计满32后，U1-B的Q[5]输出的高电平将关闭U1-1和U1-3使得WR和HS均不能起作用。VS的高低高电平变化将U1-A和U1-B清零，使WR和HS进入允许状态。设计地址比较电路的目的是使扫描器件的电路结构便于扩充连接，利用HS控制写入地址的低4位和利用VS控制写入地址的高5位的目的是便于本结构与计算机多媒体视频信号连接。由图1-B，输出控制电路单元U2由延时控制电路U2-A，加一电路U2-B，8位并行计数器U2-C，反相门U2-1、U2-2、U2-3，2输入或门U2-4、U2-5、U2-6、U2-7，2输入与门U2-8，4输入与非门U2-9连接组成。ROW0～ROW4与U2-A的C0～C4、U2-B的DI～DI[4]对应连接，U2-A的CS与U2-4的1端连接，OPUL与U2-5的1端连接，OPULEN与U2-3的1端、U2-5的2端连接，U2-3的2端与U2-4的2端连接，U2-4的3端与U2-8的1端连接，U2-5的3端与U2-8的2端连接，U2-8的3端与U2-C的CDN连接，ICLK与U2-C的CLK、OCLK连接，U2-C的Q[3]与U2-1的1端、U2-7的1端连接，U2-C的Q[4]与U2-2的1端连接，U2-2的2端与U2-9的1端连接，U2-C的Q[5]、Q[6]、Q[7]与U2-9的2、3、4端分别连接，U2-9的5端与U2-6的2端、U2-7的2端连接，U2-B的DO～DO[4]与DEB～DEB[4]对应连接，U2-C的Q～Q[7]与CO～CO[7]对应连接，U2-8的3端与B连接，U2-7的3端与A连接。U2-1型号IN01，U2-2型号IN01，U2-3型号IN01U2-4型号OR02，U2-5型号OR02，U2-6型号OR02U2-7型号OR02，U2-8型号OR02，U2-9型号NA04U2-A为延时电路，U2-B为加一电路，U2-C型号COU8CDN输出控制电路U2，使用延时电路U2-A的目的是当ROW0～ROW4的任何一个信号发生高低电平变化时U2-A的输出CS都会产生一个高低高的电平变化将8位并行计数器U2-C清零并且重新启动一个新的解码输出周期。延时电路U2-A(图1-B-A)利用异或逻辑原理当C0～C4分别通过延时元件U2-D～U2-H接到2输入异或门U2-10～U2-14的1、2端，当C0～C4发生电平变化时，由于延时元件的作用，在异或门的输出就会产生一个低高低电平变化，通过3输入或门U2-15、U2-16及2输入或非门U2-17输出。U2结构中，OPUL的作用是利用ROW0～ROW4的任何一个信号发生高低电平变化时OPUL的低电平产生消隐作用可以控制LED显示屏亮度。OPULEN是选择信号控制线，当OPULEN为低电平时，选择OPUL功能，关闭U2-A的CS输出，反之亦然。加一电路U2-B(图1-B-B)的功能是当ROW0～ROW4通过该电路进行二进制加一后输出DEB～DEB[4]。门电路U2-1、U2-2、U2-7、U2-8和U2-9的作用是当8位并行计数器U2-C输出Q[7]～Q[4]为1110时Q[3]为0时A输出低电平B输出高电平、Q[3]为1时A输出高电平B输出低电平，U2-C输出的另外一个作用是作为输出矩阵U5U6的灰度解码比较器基值。ICLK为U2-C的计数时钟。由图1-C，解码校正电路单元U4由4／8解码器U4-A，5／8解码器U4-B，6／8解码器U4-C，双4选一器件U4-D、U4-E、U4-F、U4-G连接组成。DIN～DIN[3]分别与U4-A的I0～I0[3]连接，DIN～DIN[4]分别与U4-B的I1～I1[4]连接，DIN～DIN[5]分别与U4-C的I2～I2[5]连接，U4-D、U4-E、U4-F、U4-G的1C0、2C0与U4-A的O0[7]～O0对应连接，U4-D、U4-E、U4-F、U4-G的1C1、2C1与U4-B的O1[7]～O1对应连接，U4-D、U4-E、U4-F、U4-G的1C2、2C2与U4-C的O2[7]～O2对应连接，U4-D、U4-E、U4-F、U4-G的1C3、2C3与DIN[7]～DIN对应连接，S0、S1分别与U4-D、U4-E、U4-F、U4-G的A、B连接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分别对应连接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。U4-A型号SB-16T256，U4-B型号SB-32T256U4-C型号SB-64T256U4-D型号LS153，U4-E型号LS153U4-F型号LS153，U4-G型号LS153解码校正电路U4，使用4／8校正器U4-A、5／8校正器U4-B、6／8校正器U4-C，目的在于当图象数据来源为灰度16级、32级或64级时将其校正到灰度256级，充分利用256级灰度解码能力提高图象对比度。S0、S1控制双4选1器件U4-D～U4-G，选择灰度16级、32级、64级或256级到OUT～OUT[7]输出。由图1-D，输出矩阵电路U5U6，是由脉冲宽度调制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8译码器U5-I连接组成。AO～AO[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]对应连接，W～W[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]对应连接，W～W[2]与U5-I的A、B、C对应连接，SEL与U5-I的G1连接，MOD、CLK、TSTEN与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN对应连接，U5-I的Y0～Y7分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN连接，AO～AO[7]分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN连接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分别连接DOUT～DOUT[7]。U5-A型号SB-PWM256，U5-B型号SB-PWM256，U5-C型号SB-PWM256，U5-D型号SB-PWM256，U5-E型号SB-PWM256，U5-F型号SB-PWM256，U5-G型号SB-PWM256，U5-H型号SB-PWM256，U5-I型号LS138输出矩阵电路U5U6，使用脉冲宽度调制器U5-A～U5-H作为灰度解码及驱动输出。数据线AO～AO[7]连接U5-A～U5-H的A～A[7]，比较器基值信号线W～W[7]连接U5-A～U5-H的B～B[7]。3／8译码器U5-I的作用是利用比较器基值的低3位W～W[2]和SEL信号线，分别将数据AO～AO[7]送入解码器U5-A～U5-H。MOD信号线连接到解码器U5-A～U5-H的MOD位，控制解码器输出产生180度相位变化。TSTEN信号线的作用是便于扫描器件的生产测试。由图1-B-A，延时控制电路U2-A由15ns延时器U2-D、U2-E、U2-F、U2-G、U2-H，2输入异或门U2-10、U2-11、U2-12、U2-13、U2-14，3输入或门U2-15、U2-16，2输入或非门U2-17连接组成。C0与U2-D的1端、U2-10的2端连接，U2-D的2端与U2-10的1端连接，C1与U2-E的3端、U2-11的2端连接，U2-E的4端与U2-11的1端连接，C2与U2-F的5端、U2-12的2端连接，U2-F的6端与U2-12的1端连接，C3与U2-G的7端、U2-13的2端连接，U2-G的8端与U2-13的1端连接，C4与U2-H的9端、U2-14的2端连接，U2-H的10端与U2-14的1端连接，U2-10的3端与U2-15的1端连接，U2-11的3端与U2-15的2端连接，U2-12的3端与U2-15的3端连接，U2-13的3端与U2-16的1端连接，U2-14的3端与U2-16的2端连接，U2-16的3端接地，U2-15的4端与U2-17的1端连接，U2-16的4端与U2-17的2端连接，U2-17的3端与CS连接。U2-D型号SB-D15N，U2-E型号SB-D15N，U2-F型号SB-D15N，U2-G型号SB-D15N，U2-H型号SB-D15N，U2-10型号XO02，U2-11型号XO02，U2-12型号XO02，U2-13型号XO02，U2-14型号XO02，U2-15型号OR03，U2-16型号OR03，U2-17型号NR02由图1-B-B，加一电路U2-B由反相器U2-18、U2-19、U2-20，2输入异或门U2-21，2输入同或门U2-22、U2-23、U2-24，2输入与非门U2-25、U2-26、U2-27连接组成。DI与U2-18的1端、U2-21的2端、U2-25的2端连接，DI[1]与U2-21的1端、U2-25的1端连接，DI[2]与U2-22的1端、U2-26的1端连接，DI[3]与U2-23的1端、U2-27的2端连接，DI[4]与U2-24的1端连接，U2-25的3端与U2-22的2端、U2-19的1端连接，U2-19的2端与U2-26的2端连接，U2-26的3端与U2-23的2端、U2-20的1端连接，U2-20的2端与U2-20的1端连接，U2-27的3端与U2-24的2端连接，U2-18的2端与DO连接，U2-21的3端与DO[1]连接，U2-22的3端与DO[2]连接，U2-23的3端与DO[3]连接，U2-24的3端与DO[4]连接。U2-18型号IN01，U2-19型号IN01，U2-20型号IN01，U2-21型号XO02，U2-22型号XN02，U2-23型号XN02，U2-24型号XN02，U2-25型号NA02，U2-26型号NA02，U2-27型号NA02，与现有技术相比，带图象存储和灰度解码输出的扫描器件具有下列优点①数据存储量更大。②图象显示更加稳定。③图象层次更加丰富。④动态扫描范围灵活。⑤结构设计更加简单。权利要求一种带图象存储和灰度解码的扫描器件，其特征在于1扫描器件是由六个电路单元及外部管脚组成。它们分别是输入控制电路单元U1、输出控制电路单元U2、图象存储电路单元U3、解码校正电路单元U4、输出矩阵电路单元U5U6；输入控制管脚WR、ADDR0、ADDR1、ID0、ID1、CS、HS、VS，输出控制管脚ROW0～ROW4、ICLK、OPUL、OPULEN，数据输入管脚D0～D7，校正选择管脚S0、S1，输出管脚DOUT0～DOUT15及MOD、TSTEN，U1的WR、ADDR、ADDR[1]、ID、ID[1]、CS、HS、VS与输入控制管脚对应连接，U1的SADDR～SADDR[8]与U3的WA～WA[8]对应连接，U1的WEN与U3的WEB端连接，U2的ROW0～ROW4、ICLK、OPUL、OPULEN与输出控制管脚对应连接，U2的DEB～DEB[4]与U3的RA[4]～RA[8]对应连接，U2的CO～CO[3]与U3的RA～RA[3]对应连接，U2的CO～CO[7]与U5U6的W～W[7]对应连接，U2的OCLK与U5U6的CLK连接，U2的A与U5的SEL连接，U2的B与U6的SEL连接，U3的WA～WA[8]和RA～RA[8]与U1、U2连接之外，DI～DI[7]与数据输入管脚对应连接，U3的DO～D0[7]与U4的DIN～DIN[7]对应连接，U3的OEB、REB接地，U4的DIN～DIN[7]与U3连接之外，S0、S1与校正选择管脚对应连接，OUT～OUT[7]与U5U6的AO～AO[7]对应连接，U5的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U5的DOUT～DOUT[7]与输出管脚DOUT0～DOUT7对应连接，U6的AO～AO[7]、W～W[7]、SEL、CLK与U2、U4连接之外，MOD、TSTEN与管脚MOD、TSTEN对应连接，U6的DOUT～DOUT[7]与输出管脚DOUT8～DOUT15对应连接。2根据权利要求1所述的器件，其特征在于输入控制电路单元U1是由5位并行计数器U1-A，6位并行计数器U1-B，4输入或门U1-1，3输入或门U1-2，2输入或门U1-3，2输入与门U1-4，2输入异或门U1-5、U1-6连接组成，WR与U1-1的1端连接，ADDR[1]、ID[1]与U1-5的1、2端分别连接，U1-5的3端与U1-2的1端连接，ADDR、ID与U1-6的1、2端分别连接，U1-6的3端与U1-2的2端连接，CS与U1-2的3端连接，U1-2的4端与U1-1的2端连接，HS与U1-3的1端连接，U1-B的Q[5]与U1-3的2端、U1-1的3端连接，U1-3的3端与U1-4的1端、U1-B的CLK连接，VS与U1-4的2端、U1-B的CDN连接，U1-4的3端与U1-A的CDN连接，U1-A的Q[4]与U1-1的4端连接，U1-1的5端与U1-A的CLK、WEN连接，U1-A的Q～Q[3]与SADDR～SADDR[3]对应连接，U1-B的Q～Q[4]与SADDR[4]～SADDR[8]对应连接。3根据权利要求1所述的器件，其特征在于它的输出控制电路单元U2由延时控制电路U2-A，加一电路U2-B，8位并行计数器U2-C，反相门U2-1、U2-2、U2-3，2输入或门U2-4、U2-5、U2-6、U2-7，2输入与门U2-8，4输入与非门U2-9连接组成，ROW0～ROW4与U2-A的C0～C4、U2-B的DI～DI[4]对应连接，U2-A的CS与U2-4的1端连接，OPUL与U2-5的1端连接，OPULEN与U2-3的1端、U2-5的2端连接，U2-3的2端与U2-4的2端连接，U2-4的3端与U2-8的1端连接，U2-5的3端与U2-8的2端连接，U2-8的3端与U2-C的CDN连接，ICLK与U2-C的CLK、OCLK连接，U2-C的Q[3]与U2-1的1端、U2-7的1端连接，U2-C的Q[4]与U2-2的1端连接，U2-2的2端与U2-9的1端连接，U2-C的Q[5]、Q[6]、Q[7]与U2-9的2、3、4端分别连接，U2-9的5端与U2-6的2端、U2-7的2端连接，U2-B的DO～DO[4]与DEB～DEB[4]对应连接，U2-C的Q～Q[7]与CO～CO[7]对应连接，U2-8的3端与B连接，U2-7的3端与A连接。4根据权利要求1所述的器件，其特征在于解码校正电路单元U4由4／8解码器U4-A，5／8解码器U4-B，6／8解码器U4-C，双4选一器件U4-D、U4-E、U4-F、U4-G连接组成，DIN～DIN[3]分别与U4-A的IO～IO[3]连接，DIN～DIN[4]分别与U4-B的I1～I1[4]连接，DIN～DIN[5]分别与U4-C的I2～I2[5]连接，U4-D、U4-E、U4-F、U4-G的1C0、2C0与U4-A的O0[7]～O0对应连接，U4-D、U4-E、U4-F、U4-G的1C1、2C1与U4-B的O1[7]～O1对应连接，U4-D、U4-E、U4-F、U4-G的1C2、2C2与U4-C的O2[7]～O2对应连接，U4-D、U4-E、U4-F、U4-G的1C3、2C3与DIN[7]～DIN对应连接，S0、S1分别与U4-D、U4-E、U4-F、U4-G的A、B连接，U4-D、U4-E、U4-F、U4-G的1Y、2Y分别对应连接OUT[7]～OUT，U4-D、U4-E、U4-F、U4-G的1G、2G接地。5根据权利要求1所述的器件，其特征在于输出矩阵电路单元U5U6使用脉冲宽度调制器U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H和3／8译码器U5-I连接组成，AO～AO[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的A～A[7]对应连接，W～W[7]与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的B～B[7]对应连接，W～W[2]与U5-I的A、B、C对应连接，SEL与U5-I的G1连接，MOD、CLK、TSTEN与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的MOD、CLK、TSTEN对应连接，U5-I的Y0～Y7分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的EN连接，AO～AO[7]分别与U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的TSTIN连接，U5-A、U5-B、U5-C、U5-D、U5-E、U5-F、U5-G、U5-H的OP分别连接DOUT～DOUT[7]。6根据权利要求1所述的器件，其特征在于延时控制电路U2-A由15ns延时器U2-D、U2-E、U2-F、U2-G、U2-H，2输入异或门U2-10、U2-11、U2-12、U2-13、U2-14，3输入或门U2-15，U2-16，2输入或非门U2-17连接组成，C0与U2-D的1端、U2-10的2端连接，U2-D的2端与U2-10的1端连接，C1与U2-E的3端、U2-11的2端连接，U2-E的4端与U2-11的1端连接，C2与U2-F的5端、U2-12的2端连接，U2-F的6端与U2-12的1端连接，C3与U2-G的7端、U2-13的2端连接，U2-G的8端与U2-13的1端连接，C4与U2-H的9端、U2-14的2端连接，U2-H的10端与U2-14的1端连接，U2-10的3端与U2-15的1端连接，U2-11的3端与U2-15的2端连接，U2-12的3端与U2-15的3端连接，U2-13的3端与U2-16的1端连接，U2-14的3端与U2-16的2端连接，U2-16的3端接地，U2-15的4端与U2-17的1端连接，U2-16的4端与U2-17的2端连接，U2-17的3端与CS连接。7根据权利要求1所述的器件，其特征在于加一电路U2-B由反相器U2-18、U2-19、U2-20，2输入异或门U2-21，2输入同或门U2-22、U2-23、U2-24，2输入与非门U2-25、U2-26、U2-27连接组成，DI与U2-18的1端、U2-21的2端、U2-25的2端连接，DI[1]与U2-21的1端、U2-25的1端连接，DI[2]与U2-22的1端、U2-26的1端连接，DI[3]与U2-23的1端、U2-27的2端连接，DI[4]与U2-24的1端连接，U2-25的3端与U2-22的2端、U2-19的1端连接，U2-19的2端与U2-26的2端连接，U2-26的3端与U2-23的2端、U2-20的1端连接，U2-20的2端与U2-20的1端连接，U2-27的3端与U2-24的2端连接，U2-18的2端与DO连接，U2-21的3端与DO[1]连接，U2-22的3端与DO[2]连接，U2-23的3端与DO[3]连接，U2-24的3端与DO[4]连接。全文摘要一种带图象存储和灰度解码输出的扫描器件,由输入控制电路U1,输出控制电路U2,图象存储电路单元U3,解码校正电路U4和输出矩阵电路U5U6组成。使用这种扫描器件的LED显示屏可以提高每秒钟刷新场数,提高显示灰度,容易与计算机多媒体的部件连接。文档编号H04N1/04GK1204919SQ97111960公开日1999年1月13日申请日期1997年7月8日优先权日1997年7月8日发明者马卓钊申请人:马卓钊