专利名称：对冗余信号进行处理的设备和方法及包括这种设备的电信系统的制作方法
技术领域：
本发明涉及用于处理来自至少两个插件板的、以数据形式出现的冗余信号的设备，其中缓冲设备从多个不同的插件板接收多个非同步数据流，每个插件板有一个时钟系统，其中缓冲装置被设置成可用于处理在插件板之间的动态相位偏差和用于处理在插件板之间的静态相位偏差。
本发明也涉及在缓冲设备中用于处理来自多个不同的插件板的、以数据形式出现的冗余信号的方法，在其中处理了在插件板之间的动态相位偏差和在插件板之间的静态相位偏差。
本发明还涉及包括上面提到的这种设备的电信系统。
先有技术状况在传输系统或通信系统(例如电信系统)中，所发送的信息量常常很大，因而采用不同方式的保护措施以便减小丢失信息的风险和减小错误传输信息的风险。
由于在通信系统中信息或数据常常作为信号以高速度被输送，以及信号也常常载有大量数据，所以能够以经济的方式保护这样的信号是非常重要的。在电信系统中，信号可以载送很大数量的电话呼叫，例如2000个呼叫等，显然，这样的信号必须具有很高的可提供性。
在各种已知系统中，交换矩阵或交叉连接例如是多重的。在某些已知的系统中，交换矩阵是三重的，而在其它的系统中它们是双重的。
三重是常常采用的，因为这样做容易做到隔离错误，由于在作为信号的用户的终端单元可采取多数表决。在终端单元，三个进入的数据流被转换成一个。具体地，如果系统是高速系统，则三重会带来问题，即由于从三个不同的插件板来的数据非同步地到达，要保持插件板同步是困难的。通常也希望能够使用长电缆。所以，在插件板的时钟系统之间的相位关系在终端单元的时钟交换缓冲器中是不知道的。在已知系统中，缓冲设备被划分成用于处理动态相位偏差的第一缓冲装置和用于补偿静态相位偏差与由不同电缆长度造成的延时的第二缓冲装置。如果一个插件板失效或因为某些原因必须被取下，则例如主板的动态缓冲器的写指针被复制到从属板(即，这里是被卸下的板)的动态缓冲器中，以便能够重新启动从属板。然而，当动态缓冲器从所选择的主板重新装载其内部的写指针之一时，会有一个时钟周期的不确定性，这意味着，当执行重新装载操作时，在动态缓冲器中的延时可改变。这个延时在静态缓冲器中被补偿，以及对于多个接续的重新装载操作，静态缓冲器可能被迫使成为其末尾位置之一，这意味着，由于所有三个板的结束缓冲，三重的系统可能必须被卸下，这是明显地不利的。
在今天已知的系统中，这些问题已通过使用具有基本相同的长度的电缆或通过降低时钟频率来解决，然而，这并不提供满意的解决办法，因为总是想要能够使用长电缆和具有尽可能高的时钟频率来满足有效的、特别是高速度的系统的要求。
发明概要因此，所需要的是打算用于作为信号的用户的终端或终端单元的一种能接收冗余信号的设备，在该设备中可应用高的时钟频率，以及在该设备中特别地有可能使用长电缆。具体地，需要这样一种设备，在该设备中有可能保持多个(n)插件板同步，其中n至少是2。具体地，需要这样一种设备，在该设备中可进一步利用对于信号的多重性(例如特别是三重性)保护原理而没有诸如必须降低频率或对于电缆长度加上太严厉的限制等这样的缺点。
也需要一种方法，通过这种方法所保护的信号可被发送到作为信号用户的终端单元，允许信号以高速度被发送，以及其中插件板的电缆长度并不降低其可靠度。
还需要一种电信系统，在其中所保护的(特别是高速)信号能够以快速和可靠的方式被发送到作为信号用户的终端单元。
所以，提供了一种如上面提及的设备，它包括寄存器设备，其中存储了来自动态缓冲装置的有关在插件板之间的初始延时的信息。初始延时例如可以被取为代表在重新装载操作(例如第一重新装载操作)以后对于一个板的静态缓冲器在读和写指针之间的差值。而且，信息是在第一缓冲装置中的(其后的)重新装载操作以后相对于第一缓冲装置(即动态缓冲器)的当前的延时来进行收集的，通过该第一缓冲装置进行从一个板到另一个板的重新装载。对初始延时和当前延时，即在第一个时机和其后的时机(例如其后的重新装载操作)的读指针和写指针之间的差值，进行比较，并且通过控制信号控制了在第一缓冲装置中的下一个重新装载操作，从而避免在第二缓冲装置(即静态缓冲装置)中结束缓冲。如果当动态缓冲器从另一个板(例如所选择的主板)被重新启动时它滑过一个时钟周期，则用于该重新装载的板的静态缓冲器将改变它的值，以便补偿在动态缓冲器中的变化，并且如上所述的当前的差值与所存储的初始的差值被进行比较，并且作出一个判决在下一次通过控制信号重新启动时是否采用偏移值来重新装载动态缓冲器。按照有利的实施例，如果差值包括一个位置或任何其它适当数目的位置，则偏移值可被使用。
具体地，在寄存器设备中，存储了有关在设备初始启动时第二缓冲装置的位置的信息，而当前位置是当一个板在第一缓冲装置中从另一个板被重新装载时由第二缓冲装置的位置给出的。具体地，第一缓冲装置中的各板之间的同步在重新装载操作时对于第二缓冲装置的作用被确定。该结果被用来控制在以后的重新操作中的重新装载操作。具体地，第一缓冲装置包括对于每个板的单独的写指针以及对于所有板共同的公共读指针。
第一缓冲装置把数据从多个不同的时钟系统(每个板一个时钟系统地)移到共同的时钟系统，而第二缓冲装置对准进入的数据，以使得来自每个板的帧对准字在同一个时钟周期内被检测到。具体地，在第一缓冲装置中的各板之间的重新装载操作包括把例如所选择的主板的写指针复制到要被重新装载的板上。如果延时改变，则由第二缓冲装置对它进行补偿。复制操作可包括把一个板的写指针内容复制到该板的写指针，该复制操作可以带有或不带有偏移，这要取决于上面所述的控制信号的情况。
有利地，在寄存器设备中，存储了在同步信号的第二或静态缓冲装置的读和写指针之间的起始差值，并且当重新操作完成时检测了在静态输入指针和输出指针之间的当前的差值。如果当前差值与起始差值之间相差一个给定值、例如一个给定数目的位置，则在第一缓冲装置中的以后的重新装载操作中重新装载的插件板的动态写指针按一个偏移值来进行调整。具体地，在起始差值或延时与当前差值或延时之间的差值是第二缓冲装置的写指针滑动的程度的测量、即在向着缓冲器中心进行调整的情况下可供使用的位置的数目是增加还是减少。有利地，至少有两个冗余的插件板，即至少应用了二重性。在有利的实施例中，有三个插件板，这意味着信号是三重的。
当所选择的参考板(例如主板)的对准字已被检测时(可以以任何适当的方式来完成该选择)，用于计算和存储起始差值到寄存器设备的条件是满足的。寄存器设备有利地包括一个普通的寄存器。本发明的有利的应用是一个处在三重的交换矩阵或交叉连接与终端接入单元之间的接口。有利地，第一缓冲装置中的写指针通过使用由第二缓冲装置中的延时变化给出的控制信号而被重新装载。有利地，第二缓冲装置补偿由第一缓冲装置引入的延时和静态延时，例如电缆带来的延时等。
有利地，如上所述的控制信号包含有关在第二缓冲装置的读指针和写指针之间的先前差值和当前差值的信息，以及该控制信号通知第一缓冲装置的逻辑电路装置如何去起动要被重新装载的板。
具体地，第一缓冲装置包括用于每个板的一个环形缓冲器(circu1ar buffer)。
有利地，第二缓冲装置作为具有可变长度的FIFO来运行。
因此，概略地说，可对插件板的帧对准字进行检测。外部补偿环有利地被提供来用于进行调整，并且静态缓冲器被设置成使得主板的帧对准字是处在静态缓冲器的中间。另外的板被调整成使得当例如基于大多数选择而选择了一个板时，帧对准字可在相同的时钟周期内找到。
在具体实施例中，提供了用于控制公共系统时钟的频率的装置，它被用来避免在第一缓冲装置的读指针和写指针之间的冲突。所述控制装置例如可以包括带有压控振荡器(VCO)的PLL(锁相环)。
进入的时钟系统具体地可以包括20.48MHz频率的时钟。对于每个进入的时钟系统，有利地具有一个时钟部分的模块，该模块实现环形缓冲器功能。
在第一实施例中，第一和第二缓冲装置分别包括单独的缓冲装置，例如动态缓冲器和静态缓冲器(也称为延时缓冲器)。
在另一个实施例中，第一和第二缓冲装置包括公共的RAM。
本发明也提供了一种用于处理从多个保护板到终端单元的被保护的进入信号的方法，所述方法被提供来处理各插件板之间的动态相位偏移和处理各插件板之间的静态相位偏移。单元缓冲装置把数据从不同板的信号(其每个具有一个时钟系统)移动到公共的系统时钟。
在第二缓冲装置中，进入的数据被对准，以使得来自不同的板的帧对准字可在相同的时钟周期内被检测到。
在例如设备的初始启动时，当信号已被同步到公共时钟系统时有关在重新装载操作以后第二缓冲装置的读指针相对于写指针的位置的信息被存储。
当以后的从一个板到另一个板的重新装载操作在单元缓冲装置中完成时，第二缓冲装置的读指针相对于写指针的位置被检测到。
然后，读指针相对于写指针的起始位置与读指针相对于写指针的当前位置被进行比较。
如果在起始值与当前值之间的差值超过一个给定的值，例如，如果有差值，则在下一次重新装载时通过控制信号控制插件板的重新装载，从而阻止在第二缓冲装置中结束缓冲。
使用三重保护方法是有利的。
按照不同的实施例，缓冲装置包括由触发器构成的单独的缓冲装置，或可替换地，用一个公共RAM来构成第一和第二缓冲装置。
也提供了一个电信系统，该电信系统包括如上所讨论的在三重交换矩阵和终端接入单元之间的设备。
附图概述下面将参照附图以非限制的方式进一步描述本发明，其中
图1显示按照本发明的一个实施例的三重交换矩阵和缓冲设备，图2显示按照本发明的一个实施例的缓冲设备，其中非同步的数据正在送入，图3显示动态缓冲装置的工作，
图4示意地说明当在动态缓冲装置中把数据从一个时钟系统转移到另一个时钟系统时引入的相位差，图5显示了对于两种不同情况脉冲从一个时钟系统到另一个时钟系统的复制，图6显示静态缓冲装置的工作，图7显示了提供到第一缓冲装置的装载脉冲的最小持续时间，图8显示了实现环形缓冲功能的动态缓冲器的时钟部分模块，图9是显示具体实施例的第一和第二缓冲装置的功能性方框图。
发明详述图1显示了本发明的一个实施例，其中数据从包括三个插件板A、B、C的三重交换矩阵进入到缓冲设备10，每个插件板具有其各自的时钟系统。因而这个实施例涉及到插件板数目是三的情况。本发明当然也可应用到其中板的数目是二或大于三的实施例，但这些在这里将不进一步讨论，因为功能是相似的。而且，数据处理装置不一定必须是交换机，而可以是在两个或两个以上的板上以一种方式或另一种方式处理数据的任何装置。
缓冲设备10因而从三个交换板A、B、C接收非同步数据，这些数据用交换板的各自的时钟作时钟。缓冲设备10包括动态缓冲器形式的第一缓冲装置2和包括静态缓冲器的第二缓冲装置5。在图1中，显示了在例如交换矩阵与终端单元(或在具体实施例中是作为信号用户的通信系统的终端接入单元)之间的不同的延时的源(终端单元在图上未示出)。来自三个不同时钟的数据从交换机或交叉连接进入到动态缓冲器2。在动态缓冲器2中，来自三个时钟的数据被移到一个公共的系统时钟，这将在下面进一步解释。数据从动态缓冲器2进入到静态缓冲器5。在动态缓冲器2中，来自三个板的数据被比特对准，但是因为在交换板上电缆长度上在板之间的不同延时和在动态缓冲器2中的延时，因而在各板的帧之间仍旧有时间差。在静态缓冲器5中从动态缓冲器2进入的数据被对准，以使得来自三个板的每个板的帧对准字可在同一个时钟周期内被检测到。
如在下面参照图5将进一步讨论的，当第一缓冲装置2从例如选定的主板的写指针重新装载它的内部的写指针之一时有一个时钟周期的不确定性。这可导致在动态缓冲器2中的延时在重新装载后改变。延时的变化由静态缓冲器5补偿。取决于系统，延时例如可能在每次重新装载操作时改变，然后可能迫使静态缓冲器5结束缓冲，或迫使静态缓冲器进到这样一个状态，在此状态时设置了板差别离题(digression)告警(例如表示在静态缓冲器中已达到结束缓冲的告警指示)，它导致所有三个板达到结束缓冲状态，这意味着，三重的优点消失或至少大大地减小了。然而，按照本发明，从静态缓冲器5来分配控制信号Ic，它控制动态缓冲器2中的重新装载操作如何被完成。有利地，控制信号Ic控制动态缓冲器2的写指针如何被重新装载，这将在后面进一步描述。静态缓冲装置的读指针被监视，如果静态缓冲器的位置比起起始位置(例如它是在缓冲器先前设置时建立的)正在减小，则这表示总的延时(即电缆延时加动态缓冲器延时)已改变。如果除了重新装载(例如动态缓冲器重新装载写指针)以外，应用了与起始时同样的条件，则延时以错误方式被改变，即静态缓冲器被沿同一个方向驱动或滑动，这样在多次重新装载操作以后将不再有位置留下。然而，通过控制信号Ic，在动态缓冲器中的重新装载可被控制。
在图2中，示意地显示了如上所述的基于三重的设备。带有未知相位Din的数据进入到动态缓冲器2。图上的虚线表示从进入的时钟系统或产生的时钟CLo转换到公共时钟系统CLco，如上面所讨论的，这是在动态缓冲器2中完成的。在动态缓冲器2中，来自三个板的数据进行比特对准。来自动态缓冲器2的数据在静态缓冲器中被接收，如上面所解释的，在其中进入的数据被对准，以使得来自三个板的帧对准字可在同一个时钟周期内被检测，也如上面所解释的。在静态缓冲器读指针7与静态缓冲器写指针6之间的差值然后被存储在寄存器设备8中，构成这里所谓的起始差值或起始延时。然后，如果一个板由于某些原因被卸下，则它将从其它的插件板之一被重新装载，例如从所选择的主板被重新装载，这意味着，所选择的主板的写指针将被复制到要被重新装载的板的写指针上。当这些板已被同步以及当对准字能在同一个时钟周期内被检测到时，则在静态缓冲器5的读和写指针6、7之间的差值被检测。这个差值被称为当前差值或当前延时。然后把当前差值与存储在寄存和比较设备8中的起始差值进行比较，如果有差别，则产生一个控制信号。该控制信号被用来控制动态缓冲器的写指针的装载。然后动态写指针可在下一个重新装载操作中用一个偏移被复制。执行控制的方式、偏移、以及何时正好使用借助偏移进行的调整，都可以以不同方式来完成。具体地，如果当前差值小于起始的或先前的差值，则可在下一次重新操作时有利地使用一个偏移，因为它表示读指针正在漂移，这可能导致静态缓冲器结束缓冲。
下面将进一步描述包括第一和第二缓冲装置2、5的缓冲设备的工作。
如上所述，第一缓冲装置有利地包括动态缓冲器2，以及第二缓冲装置包括静态缓冲器5。动态缓冲器2利用公共的系统时钟例如通过外部的PLL(锁相环)电路以任何适当的方式来同步三个进入的板，而静态缓冲器5(也被称为延时缓冲器)补偿由电缆等中的差值引起的在板之间的静态延时。这将在下面被讨论。
图3中示意地显示了动态缓冲器的工作。它处理来自三个板A、B、C的进入的非同步的数据。板A的数据(这里表示为AcLA)是用时钟系统CLA来作为时钟的，板B的数据BCLB是用时钟系统CLB来作为时钟的以及最后板C的数据CCLC是用时钟系统CLC来作为时钟的。在动态缓冲器2中，发生同步过程，并导致数据ACLA、BCLA和CCLA分别用公共时钟系统来作为时钟，例如20.48MHz时钟系统给出数据Aco,Bco,Cco。然而，当数据在不同时钟系统之间转移时(其原理示于图4)，由于在时钟之间的相位差，会有些问题。在图上，CLOCKA表示写时钟系统，CLOCK表示读时钟系统，如果在写时钟系统CLOCKA的相位上有小的瞬时变化，则这在环形缓冲器(下面进一步解释)中被处理，因为读和写指针决不作用在相同的地址上。这意味着，如果读指针和写指针被很好地分开，则数据将被转移到公共时钟系统，而对于数据没有任何的打扰。三条数据路径A、B、C的同步通过使用三个环形缓冲器(例如9比特宽和8或16个位置深)而完成。每个缓冲器具有用于工作在进入的时钟系统的每个板的写指针，以及一个由公共系统的时钟来作的公共读指针。在有利的实施例中，公共系统时钟的频率由压控振荡器VCO或以任何其它方便的方式被控制，它根据缓冲器的充满度来增加或减小系统时钟的频率，以防止写和读指针发生冲突。
进入到第二缓冲装置5(这里是静态缓冲器或延时缓冲器)的数据流是来自于动态缓冲器2，其中来自三个板的数据已被比特对准。然而，由于不同的电缆长度和从交换板来的不同的延时，在各进入板的帧之间仍旧有时间差值。
图5示意地显示当把脉冲从一个产生时钟系统分别复制到第一捕获时钟系统CLI和第二捕获时钟系统CLⅡ时的情形。这个图的目的是用来说明当对于一个板(例如，所选择的主板)的第一缓冲装置(例如，动态缓冲器)的内容被复制到另一个板(或从属板)以便重新启动所述从属板时的情形。于是不确定性就是图上所示的一个时钟周期。还表示了所产生的脉冲。接着显示了当捕获时钟系统相对于该产生时钟系统领先时的情形。如图上所看到的，该脉冲在时钟脉冲n处被捕获。+δ表示正的相位延时。
在另一种情况下，捕获时钟系统CLⅡ滞后，该脉冲代之以在时钟脉冲n+1时被捕获。-δ表示负的相位延时。这显示了如果要从其上进行重新装载的该板在重装操作之间变化，则第二缓冲装置将被迫达到它的各个结束位置中的一个位置，这意味着，在多次重新装载操作(在其中，一个板被从另一个板重新装载)以后第二缓冲装置或静态缓冲器将到达缓冲的结尾。
由于输入信号或装载信号是非同步的，所以通过双时钟同步作用(double clocking)来避免亚稳定性(如果使用带有大的非重叠时间的2-相位类型的时钟发生器，则可能不一定需要双时钟同步作用)。在公共时钟系统中，产生了装载脉冲，它是两个时钟周期长。
在静态缓冲器5中，数据被对准，这样，来自三个板的帧对准字可在同一个时钟周期内被检测。这在图6上显示。如上面所讨论的那样，利用时钟系统CLco(例如20.48MHz)分别进行时钟同步的数据A、B、C进入到静态缓冲器5，并被加以对准，如图中的AcoN,BcoN,CcoN所示。在一个具体实施例中，静态缓冲器包括一个例如为20个时隙长9的比特宽度的寄存器阵列。
在图7中，显示了进入的异步脉冲的理论上的最小持续时间。Tasync表示异步脉冲的最小持续时间，它包括建立时间、时钟时间、和保持时间。使该脉冲通过两个以进入插件板的时钟来进行时钟同步的寄存器。由于装载脉冲是两个周期长，所以异步时钟系统将不会丢失该脉冲。在新的时钟系统中的被检测的装载脉冲可以是一个或两个脉冲长，但是，例如通过使用状态机，可以产生只是一个时钟周期长的脉冲(该脉冲对用来计数写地址的写地址计数器进行复位)。
每个进入的时钟系统(即各个插件板A、B、C的时钟系统)具有时钟部分模块，它完成如上所述的环形缓冲器功能。插件板的时钟部分模块包括三个子模块，如图8所示。模块之一2A包括异步接口14(SS)，它接收异步复位脉冲，该复位脉冲规定写指针模块15(WP)的起始启动，该写指针模块包括指出在环形缓冲器13中的位置的方块，该环形缓冲器13将包含在输入有用负载信息流中的下一次进入的有效数据。异步接口14处理如上所述的在两个时钟系统之间的亚稳定性。在20.48MHz的公共时钟系统中，产生两个时钟周期长的装载脉冲。该脉冲通过一个以进入插件板的时钟来进行时钟同步的寄存器，如从图8所看到的那样。由于装载脉冲Iload是两个周期长，所以其它时钟系统将不会丢失该脉冲。然而，在其它时钟系统中的检测的装载脉冲可以是如上所述的一个或两个脉冲长。然而，方块14作为状态机来进行工作，它产生只是一个时钟周期长的脉冲Iz。由于脉冲Iz被输入到WP模块15，后者如上所述地指出环形缓冲器中的位置，该环形缓冲器将包含在输入信息流中的下一次进入的有效数据，这是通过计数器产生三比特地址来完成的。
缓冲器13接收来自动态缓冲器2的信号Din，即数据输入信号(例如为9比特)。如前面所述，具有三个按不同时钟同步输入到动态缓冲器的数据流。输出包括由公共时钟按时钟同步的三个数据流。
时钟信号CLco也被输入到缓冲器13，该时钟脉冲对于读指针(通过PLL)是公共的。输入的读指针信号被表示为IRP。对于每个写指针有一个时钟系统，这里显示了A-板时钟信号CLA。CLA也被输入到异步接口14和写指针模块15。
IRE是一个涉及到当发生时钟错误时，可以自动地或者按照命令来进行重新启动的信号。无论如何，这只涉及一些有利的实施例，而它并不是本发明的功能所必须的。
WP块15产生两个信号，其中的IWP1是一个控制信号，它被产生来生成一个用于控制PLL的脉冲宽度调制信号。信号IWP2指示计数器的零传递。然而，这个信号在计数值为零处并不高，因为对于要被装载的插件板这个信号将在方块14中被延时两个时钟周期。WP块包括在环形缓冲器中的地址位置。WP块15当然也可以产生其它信号，然而，这些信号并不是本发明的功能所必须的。D0out是一个特别提供给静态缓冲器5的信号。该信号的帧字位置被提供给静态缓冲器的控制逻辑块53的外部信号输入端。
WP块15可根据控制信号Ic而在两次装载设置之间被切换，该控制信号Ic在静态缓冲器块中被译码。然后，WP块15对于下一个状态选择最可能的状态。
静态缓冲器5如为一个带有可变长度的FIFO来进行操作(见图9)。数据被输入到寄存器阵列51，多路复接器52把该方块的输出端连接到寄存器51的一个输出端。发送到该输出端的数据被传送通过一个寄存器。FIFO的长度由控制逻辑块53来控制。LFA(即帧对准板i的损耗，i(图上未示出)在这里表示板A、B、C中的任一个板)信号将缓冲器5重新设置成10个周期的延时，这意味着数据在送到方块输出端以前移位通过10个寄存器。包括公共时钟系统时钟的外部信号被用来按每帧一个时钟周期的方式增加或减小延时。这个增加或减小程序出现在帧的中部(在测量指针的时间)。如果想要的时延超过FIFO的长度(即这里在每个方向上是10个)，则控制逻辑块53将设置一个插件板差别离题告警。
在比较装置55中，可从先前的值中来检测滑动，该差值代表当前位置减去所存储的位置。“设备完成”是一个外部控制信号，它表示何时写入存储器即完成调整，以及在与其它板同步后FIFO的延时。然后延时位置被存储。延时被存储在存储器54中。当一个板已经帧对准时(这可通过使用参考板而以已知的方式来完成)，在静态缓冲器中启动补偿程序。当板已准备好时，便提供一个信号。当在这种情况下完成了补偿以及一个板已准备好时，当前的差值(延时)便被存储。如果在以后重新装载一个板时需要新的补偿，则把该点处的当前延时与起始延时进行比较。动态缓冲器2的写指针的重新设置的位置被控制信号Ico控制。如果因此起始差值不同于当前差值，则控制信号Ico被激活，以及如果起始延时低于当前延时或如果没有任何变化，则控制信号Ico保持不激活。
在图9中，也显示了装载信号何时提供给SS14，其后产生一个只具有一个时钟周期长的脉冲，如上所讨论，该脉冲对写地址计数器进行复位。写脉冲WP指示缓冲器的地址，然后它如上所讨论地被控制信号Ico所控制。这样，与在以前的时机的或第一时间系统被启动(在这里这意味着设备结束)时的起始位置相比，控制信号Ico在前面进行的补偿时可保持有关静态缓冲器的读指针位置的信息。因而，控制信号Ico将把由动态缓冲器2的有关板的写指针的最后重新装载所造成的对静态缓冲器位置的影响通知动态缓冲器2的逻辑块。这意味着，动态缓冲器被告知静态缓冲器在哪个方向具有更多的余量，以便可在下一次在同一个板的动态缓冲器中完成重新装载时容纳在延时差值上的不确定性。该位置通过观察静态缓冲器读指针和写指针而被有利地得知，如前面已经提到的。
这样在重新装载后Ico便控制写指针，并指示在下一次写时要被使用的地址，从而使所关心的写指针的缓冲器与其它写指针(即，其他的板)的缓冲器同步。如上面所讨论的，如果Iload信号包括两个(或多个)时钟周期，则异步接口14把Iload信号转换到一个时钟周期。
在另一个实施例中，不是采用分开的动态和静态缓冲器，而是使用组合的动态和静态(延时)数据缓冲器。其动态缓冲器部分以已知的方式经过外部PLL电路用公共系统时钟来同步各进入的板(在具体实施例中是三个板)。静态缓冲器补偿由于电缆长度等的差别所造成的在这些板之间的静态延时。这个实施例的装置以与上面所描述的同样的方式起作用，其差别在于缓冲器是以包括公共的RAM的方式来实现的。延时缓冲器或RAM区域例如是48或24个时钟周期(这取决于选择哪种缓冲器长度)，以及在有利的实施例中具有9的比特宽度。然而，本发明当然不限于这一点。延时的缓冲器作为一个带有可变长度的FIFO来进行工作。RAM区域读指针由控制逻辑块进行控制。RAM可以是双端口类型RAM。另外，在本实施例中，静态缓冲器被使用来进行补偿。在图10上显示了由控制信号提供的偏移调整(如果需要的话)。
当然，本发明不限于所显示的实施例，而是可在权利要求的范围内有多种形式的变化。
权利要求
1．一种用于作为信号用户的终端单元的接收冗余信号的缓冲设备，所述信号包括来自多个不同板(A、B、C)的多个非同步的数据流，每个板具有一个时钟系统(CLA、CLB、CLC)，所述设备包括第一缓冲装置(2)，用于处理在这些板(A、B、C)之间的动态相位偏差，以及第二缓冲装置(5)，用于处理在这些板(A、B、C)之间的静态相位偏差，其特征在于，提供了寄存器设备(8；54)，其中存储了有关在第二缓冲装置(5)中的一个插件板的读指针和写指针之间的第一，例如，初始的差值的信息，以及，在重新装载操作以后，存储了有关在第二缓冲装置(5)中的同一个插件板的读指针和写指针之间的当前的差值的另一信息，并且，该第一，例如，初始的差值和当前差值被进行比较，以提供出一个控制信号(Ico)，它用于在第一缓冲装置(2)中的同一个板的下一个重新装载操作，该重新装载操作由所述控制信号(Ico)控制，以避免在第一和当前的差值之间的差别超过给定数目的位置时在第二缓冲装置(5)中结束缓冲。
2．按照权利要求1的缓冲设备，其特征在于，如果在初始的和当前的差值之间的差别是一个位置，则该板的下一个重新装载操作由控制信号(Ico)给出的偏移来调整。
3．按照权利要求1或2的设备，其特征在于，在寄存器设备(54)中，存储了有关在设备初始启动时第二缓冲装置(5)的位置的信息，以及当前延时是当一个板在第一缓冲装置(2)中从另一个板被重新装载时由第二缓冲装置(5)的位置给出的。
4．按照权利要求1、2或3的设备，其特征在于，在第一缓冲装置(2)中的各板之间的同步在重新装载操作时对于第二缓冲装置(5)的作用被确定，并被用来控制在第一缓冲装置(2)中的同一个板的以后的重新操作中的重新装载。
5．按照前面所述权利要求中任一项的设备，其特征在于，第一缓冲装置(2)包括对于每个板的单独的写指针和对于所有的板(A、B、C)是共同的公共读指针(IRP)，第一缓冲装置(2)把数据从具有多个不同的时钟系统(CLA、CLB、CLC)的板上移到共同的时钟系统(CLco)，以及第二缓冲装置(5)对准进入的数据，以使得来自每个板的帧对准字在一个时钟周期内被检测到。
6．按照权利要求5的设备，其特征在于，在第一缓冲装置(2)中的各板之间的重新装载操作包括把例如所选择的主板的写指针复制到要被重新装载的板上，以及如果从一次重新装载操作到另一次重新装载操作时该差值改变，则它在下一次重新装载操作中被补偿。
7．按照权利要求4的设备，其特征在于，复制操作包括以具有或不具有偏移的方式把一个所选择板的写指针内容复制到一个要从所述选择的板对其进行重新装载的板的写指针上。
8．按照前面所述权利要求中任一项的设备，其特征在于，在寄存器设备(54)中，存储了在同步信号的第二或静态缓冲装置(5)的读和写指针之间在设备结束后的起始差值，并且当重新装载操作完成时检测了在静态输入指针和输出指针之间的当前的差值，以及如果当前的差值与起始差值相差至少一个给定值，则重新装载的插件板的动态写指针由在第一缓冲装置(2)中以后的重新装载操作时的偏移来调整。
9．按照前面所述权利要求中任一项的设备，其特征在于，插件板数目至少是二。
10．按照权利要求9的设备，其特征在于，插件板数目是三，即采用了信号三重性。
11．按照前面所述权利要求中任一项的设备，其特征在于，当检测到所选择的参考板的对准字时，在不是参考板的一个板的读指针和写指针之间的起始差值被存储在寄存器设备(54)中。
12．按照权利要求10的设备，其特征在于，该设备被包括在三重的交换矩阵与终端接入单元之间的交换接口中。
13．按照前面所述权利要求中任一项的设备，其特征在于，第二缓冲装置(5)补偿由第一缓冲装置引入的延时和补偿静态延时，例如电缆带来的延时等。
14．按照前面所述权利要求中任一项的设备，其特征在于，控制信号(Ic)把由前述的重新装载操作造成的对于第二缓冲装置(5)的作用通知第一缓冲装置的逻辑电路装置。
15．按照前面所述权利要求中任一项的设备，其特征在于，第一缓冲装置(2)包括对于每个板的一个环形缓冲器。
16．按照权利要求9的设备，其特征在于，对于一个板，例如，一个进入的时钟系统的环形缓冲器的功能是由该板的时钟部分完成的，以及每个板具有一个时钟部分。
17．按照前面所述权利要求中任一项的设备，其特征在于，提供了用于控制公共系统(CLco)时钟的频率的装置，以便避免在第一缓冲装置(2)的读指针和写指针之间的冲突。
18．按照权利要求17的设备，其特征在于，控制装置包括带有压控振荡器的锁相环(PLL)。
19．按照前面所述权利要求中任一项的设备，其特征在于，进入的时钟系统包括20.48MHz频率的时钟。
20．按照前面所述权利要求中任一项的设备，其特征在于，缓冲装置(10)包括分开的动态缓冲器(2)。
21．按照权利要求20的设备，其特征在于，第二缓冲装置(5)包括分开的缓冲装置，它被安排来从第一缓冲装置(2)接收由公共系统时钟(CLco)进行时钟同步的数据。
22．按照前面权利要求1-21中任一项的设备，其特征在于，第一和第二缓冲装置(2、5)都通过公共的RAM来完成。
23．包括多个被保护的交换设备、例如三重或双重交换矩阵或交叉连接的电信系统，其中安排了缓冲设备(10)，它接收打算用于终端单元的冗余信号，该信号还包括来自多个不同板(A、B、C)的非同步数据流，所述缓冲设备(10)的每一个包括第一和第二缓冲装置(2；5)，用于分别处理动态的和静态的相位偏差，其特征在于，每个缓冲设备(10)包括寄存器设备(8；54)，其中存储了有关在第二缓冲装置(5)中的一个插件板的读指针和写指针之间的初始差值的信息，以及，如果在所述插件板的以后的重新装载操作以后该差值至少改变一个给定的量，则在第一缓冲装置(2)中的写指针在下一次重新装载操作时以一个偏移值来进行重新装载。
24．在通信系统中用于处理例如来自至少两个冗余板的高速信号之间的动态和静态相位偏差的方法，包括以下步骤处理在第一缓冲装置(2)的各板之间的动态相位偏差，处理在第二缓冲装置(5)的各板之间的静态相位偏差，其特征在于，它还包括以下步骤监视从一个板的一次重新装载操作到所述板的以后的重新装载操作时第二缓冲装置(5)中的延时是否改变，如果该改变超过给定的值，例如如果延时已增加，则所述板在下一次用一个偏移值来进行重新装载。
25．按照权利要求24的方法，其特征在于，延时是通过检测在第二缓冲装置(5)中的可供使用的位置的数目来进行监视的，以及如果该数目在从一次重新装载操作到另一次重新装载操作时减小，则提供出一个控制信号(Ico)，它控制在所述板的第一缓冲装置中的下一次重新装载操作。
26．在电信系统中用于处理例如来自至少两个冗余板(A、B、C)的信号之间的动态和静态相位偏差的方法，所述方法包括以下步骤处理在第一缓冲装置(2)的各板之间的动态相位偏差，处理在第二缓冲装置(5)的各板之间的静态相位偏差，其特征在于，它还包括以下步骤存储有关在寄存器设备(8；54)中的第二存储装置(5)的一个板的读和写指针之间的差值的起始信息，当所述板已随后被重新装载时，存储在该板的静态读和写指针之间的当前的差值，对起始差值与当前差值进行比较，如果比较结果是在读和写指针之间的差值改变至少一个给定值，则在第一缓冲装置(2)中在下一次重新装载时以一个偏移值来重新装载所述板的动态写指针。
27．按照权利要求26的方法，其特征在于，该偏移值由比较结果给出，以及提供了一个控制信号(Ico)，它用于控制下一次重新装载操作。
全文摘要
本发明涉及有关处理来自至少两个插件板的高速信号之间的动态和静态相位偏差的缓冲设备和方法。在第一缓冲装置(2)中处理在插件板之间的动态相位偏差,和在第二缓冲装置(5)中处理在插件板之间的静态相位偏差。提供了寄存器设备(8;54),其中存储了有关在第二缓冲装置(5)中的一个插件板的读指针和写指针(7、6)之间的第一个差值的信息,以及有关在静态缓冲装置(5)中的同一个插件板的读指针和写指针之间的当前的差值的信息在重新装载操作以后被存储。第一个和当前的差值被进行比较,以便提供控制信号,它用于在动态缓冲装置(2)中的下一次重新装载操作,该重新装载操作由所述控制信号控制,以避免在第二缓冲装置(5)中结束缓冲,如果在第一个和当前的差值之间的差别超过给定数目的位置的话。
文档编号H04B1/74GK1228890SQ9719746
公开日1999年9月15日 申请日期1997年6月25日 优先权日1996年6月25日
发明者A·艾利森, U·汉松, J·拉松 申请人:艾利森电话股份有限公司