专利名称：外同步系统和使用该系统的摄像机系统的制作方法
技术领域：
本发明涉及一种外同步系统和一种使用该外同步系统的摄像机系统，该摄像机系统用于根据从外部提供的基于电视制式的同步信号操作该系统，特别涉及一种外同步系统和一种使用该外同步系统的摄像机系统，该摄像机系统使用包含水平同步信号和垂直同步信号的复合同步信号作为外同步信号。
在监视摄像机系统中，通常，通过使用主摄像机的同步信号(水平同步信号、垂直同步信号，包含这些信号的复合同步信号)，在从摄像机(slavecamera)中建立同步。这种公知技术被称为外同步。根据外同步，执行一种处理，使从摄像机的同步信号的相位与主摄像机的同步信号的相位相匹配。在这种情况下，最终地，视频信号从多个摄像机输入到一个监视器。
然而，根据从摄像机放置的位置，由于传输线的延迟量的差别，使主摄像机的同步信号到达各个从摄像机的时间周期不同。当从摄像机被锁定时，产生的图像引起了在监视器上的同步偏差。
为此，在每个从摄像机中，通过对从主摄像机提供的同步信号进行相位调节，消除了在监视器上的同步偏差，从而消除了在监视器上引起的同步偏差量。另外，基于已经被相位调节的同步信号，形成了在从摄像机侧使用的同步信号，诸如水平同步信号或垂直同步信号。
特别地，包括在由从主摄像机提供的复合同步信号中的水平同步信号和垂直同步信号须经同步分离，对已经经过同步分离的水平同步信号进行相位调节，在相位调节后，在从摄像机侧形成的内部水平同步信号的相位与外部水平同步信号同步，同时，用于进行计数操作的垂直计数器在1H(H水平扫描时间周期)的周期由已经经过同步分离的垂直同步信号复位，基于在复位操作时的装载值(复位值)的计数值，形成从摄像机侧的垂直同步信号。
然而，在用于进行隔行扫描的电视制式中，一屏(一帧)包括奇数(ODD)场和偶数(EVEN)场的两个场，如图6所示，根据奇数场和偶数场，同步信号的格式不同。当根据如上所述的场而同步信号的格式不同且在从摄像机侧通知(inform)垂直同步信号时，在复位操作中装载到垂直计数器复位值需要根据奇数场和偶数场而不同。
因而，需要确定输入外部复合同步信号时的场是奇数场还是偶数场。传统上，由在同步分离后的垂直同步信号和水平同步信号之间的相位关系确定该场。特别地，使用场确定电路，在其结构中，通过使用计数器，和水平同步信号同步地进行计数操作，由在检测垂直同步信号的边沿后的某个时刻水平同步信号的极性来确定场。
然而，根据上述的传统场确定电路，构造了使用计数器的结构，在制造该计数器时需要多个门电路，因而带来的问题是电路规模增大，成本增加。
鉴于上述问题而提出了本发明。本发明的一个目的是提供一种外同步系统，和使用该外同步系统的摄像机系统，它能够用简单的电路结构稳定地确定场。
根据本发明的一个方面，提供了一种摄像机系统，用于根据从外面提供的包括水平同步信号和垂直同步信号的复合同步信号，形成内部水平同步信号和内部垂直同步信号，以与所形成的内部水平同步信号和所形成的垂直同步信号同步地完成摄像机系统的操作，所述摄像机系统包括同步分离器电路，用于从所述复合同步信号分离所述水平同步信号和所述垂直同步信号，和用于以一个水平扫描时间周期作为单位，以所述复合同步信号的水平同步部分作为参考，输出其间具有恒定相位差的第一和第二脉冲；第一脉冲形成电路，用于形成具有与所述第一和所述第二脉冲之间的相位差一致的脉冲宽度的第三脉冲；第二脉冲形成电路，用于在由所述同步分离器电路分离的垂直同步信号的下降的时刻，形成第四脉冲；和第三脉冲形成电路，用于基于所述第三脉冲和第四脉冲形成场识别脉冲。
根据具有上述结构的摄像机系统，第一脉冲形成电路形成第三脉冲，第三脉冲在第一脉冲的时刻上升，在第二脉冲的时刻下降。第三脉冲构成了用于确定奇数场和偶数场的脉冲。第二脉冲形成电路检测同步操作后的垂直同步信号的下降沿，形成第四脉冲。第四脉冲构成用于检测垂直同步信号的下降沿的脉冲。另外，第三脉冲形成电路在用于检测垂直同步信号的下降沿的脉冲的时刻，根据场识别脉冲的极性，识别奇数场和偶数场。
本发明可以适用于除了包括一个主摄像机和一个或几个从摄像机的监视摄像机系统外，由需要通过使用复合同步信号建立外同步来操作的任何装置构造的系统。例如，可以想见的有，一种外同步系统，其中主装置是摄像机，从装置由多个VCR(录像机)构成；另外一种外同步系统，其中主装置和一个或几个从装置都由VCR构成；等等。
参照附图对本发明优实施例选的详细描述，本发明的上述和其他目的、特征和优点将变得更加清楚，附图中
图1是示出应用本发明的一种摄像机系统的结构的一个例子的结构外形图；图2是示出定时控制电路的具体电路结构的方框图；图3是示出在NTSC/EIA制式的奇数场中确定场的定时的时序图；图4是示出在NTSC/EIA制式的偶数场中确定场的定时的时序图；图5是示出根据一个实施例的场确定电路的电路结构的一个例子的方框图；和图6是根据NTSC/EIA制式的电视信号的垂直同步部分的信号波形图。
下面给出根据本发明的实施例的详细解释。图1是示出应用本发明的一种摄像机系统的结构的一个例子的结构外形图。
这里，以摄像机信号处理系统由模拟系统实现的结构的情况作为例子，给出了说明。然而，本发明自然也可以类似地应用到由数字系统实现该系统的结构的情况。另外，例如，该摄像机系统在监视摄像机系统中作为从摄像机使用，采用了一种系统，其中包括水平同步信号和垂直同步信号的复合同步信号被用作基于从主摄像机提供的电视信号的外同步信号。
在图1中，CCD图像元件11的输出信号(CCD信号)被输入到信号处理电路12。信号处理电路12被构造成包括用于采样和保持CCD图像元件11的输出信号的电路(S/H电路)；用于放大采样和保持输出到固定电平的电路(AGC电路)；用于将CCD信号转换为视频信号的电路。定时控制电路13被安装以形成CCD驱动信号，用于驱动CCD图像元件11，和形成信号处理驱动信号，用于驱动信号处理电路12等。
图2示出定时控制电路13的具体电路结构。由从主摄像机提供的复合同步信号CSYNC被输入到定时控制电路13。定时控制电路13被构造成包括同步分离器电路21。
同步分离器电路21分别分离出包含在输入的复合同步信号CSYNC中的水平同步信号HD和垂直同步信号VD。其后，已经经过同步分离的水平同步信号HD和垂直同步信号VD被描述为水平同步信号Sep-HD和垂直同步信号Sep-VD。水平同步信号Sep-HD被暂时输出到定时控制电路13的外面。
另外，水平同步信号Sep-HD须经由相位调节电路22相位调节，相位调节电路22安装在定时控制电路13的外面，此后水平同步信号Sep-HD被再次输入到定时控制电路13，构成相位比较器(PC)23的一个输入。相位比较器23的比较输出被输出到定时控制电路13的外面，由LPF(低通滤波器)24平滑，被提供给VCO(压控振荡器)25作为其控制电压。
VCO 25由原始振荡时钟2MCK振荡，其频率是摄像机系统的参考时钟，即14MHz的主时钟MCK的频率的两倍。振荡频率根据控制电压而改变。原始振荡时钟2MCK被输入到定时控制电路13，由1/2分频器26 1/2分频，从而构成14MHz的主时钟MCK，然后提供给内部HD形成电路27。
内部HD形成电路27通过对14MHz的主时钟MCK分频而形成具有1H(H水平扫描时间周期)的周期的水平频率信号fH，输出水平频率信号fH到定时控制电路13的外面，作为从水平同步信号SLV-HD，提供给V(垂直)计数器28和定时发生器29，并提供给相位比较器23，作为其另外一个输入。
相位比较器23比较构成一个输入的相位调节后的水平同步信号Sep-HD的相位和水平频率信号fH的相位，将根据相位差的比较输出经上述LPF24提供给VOC25。
即，由用于基于相位比较器23、LPF24、VOC25和原始振荡时钟2MCK形成水平频率信号fH和提供该信号给相位比较器23的电路系统构成PLL(锁相环)电路。由PLL电路完成外部同步化操作，从水平同步信号SLV-HD和相位调节后的水平同步信号Sep-HD同步。
V计数器28以从同步分离器电路21提供的垂直同步信号Sep-VD作为复位输入，对水平频率信号fH计数，基于计数值形成垂直频率信号fV，输出垂直频率信号fV到定时控制电路13的外面，作为从垂直同步信号SLV-Vd，将该垂直频率信号fV提供给定时发生器29。定时发生器29形成从复合同步信号SLV-SYNC，将从复合同步信号SLV-SYNC输出到定时控制电路13的外面。
定时控制电路13的里面还安装有场确定电路30，用于确定在输入复合同步信号CSYNC时的场是奇数场还是偶数场。场确定电路30是本发明的一特征部分，具体电路构造及其电路操作的详细解释将在后面给出。
来自场确定电路30的确定结果被提供给计数解码器31。计数解码器31用于设定复位值(装载值)，用于当V计数器28复位时，装载到V计数器28。复位值设定为一个值，该值根据从水平同步信号SLV-HD相对于水平同步信号Sep-HD的相位状态，即，同相或滞后相位或超前相位而不同，并且复位值设定为一个值，该值根据该场是奇数场还是偶数场而不同。
因而，计数解码器31需要确定场的结果。另外，计数解码器31将复位值装载到V计数器28。在基于垂直同步信号Sep-VD的V计数器28的复位操作中，该复位值在奇数场的情况下和在偶数场的情况下，基于从场确定电路30提供的确定结果而不同。
接着，将根据实施例给出场确定电路30的具体电路结构的解释。场确定电路30的特征在于，通过使用从同步分离器电路21输出的脉冲P2和P3，确定在输入复合同步信号CSYNC时的场是奇数场还是偶数场。
这里，在解释场确定电路30之前，将参考图3和图4的时序图给出同步分离器电路21的操作的解释。顺便说，图3示出了NTSC(国家电视制式委员会)/EIA(电子工业协会)的奇数(ODD)场的情况，图4示出了NTSC/EIA的偶数场的情况。在该情况下，EIA指对应于NTSC的黑白制式。
同步分离器电路21通过检测复合同步信号CSYNC的上升沿形成脉冲P1，用与复合同步信号CSYNC的水平同步部分一致的脉冲P1为参考，大致在1/3H和2/3H的对应间隔处，以1H为单位形成脉冲P2和P3。结果是，脉冲P2和脉冲P3构成恒定的相位差。另外，通过构造一个锁存器(1atch)，水平同步信号Sep-HD从复合同步信号CSYNC分离。该锁存器在脉冲P3的时刻设定，在复合同步信号CSYNC的下降时刻复位。
另外，通过构造一个锁存器形成脉冲P4，该锁存器在脉冲P2或P3的时刻设定，在脉冲P1的时刻复位。另外，通过在脉冲P4的上升时刻采样复合同步信号CSYNC来形成脉冲P5。另外，通过在脉冲P1的时刻采样脉冲P5，垂直同步信号Sep-VD从复合同步信号CSYNC分离。
以这种方式，用于在各种时刻形成脉冲P1至P5和基于它们从复合同步信号CSYNC分离水平同步信号Sep-HD和垂直同步信号Sep-VD的同步分离器电路21，输出分离的水平同步信号Sep-HD和分离的垂直同步信号Sep-VD，将用于确定场的脉冲P2和P3输出到场确定电路30。
通过使用由同步分离器电路21提供的脉冲P2和P3和使用由同步分离器电路21分离的垂直同步信号Sep-VD，场确定电路30确定场。图5示出场确定电路30的电路结构的一个例子。
在图5中，场确定电路30构造成包括第一脉冲形成电路41，输入脉冲P2和P3和主时钟MCK，用于形成脉冲P6，脉冲P6的脉冲宽度与脉冲P2和P3之间的相位差一致；第二脉冲形成电路42，输入垂直同步信号Sep-VD和主时钟MCK，用于在垂直同步信号Sep-VD的下降时刻形成脉冲P7；和第三脉冲形成电路43，用于基于脉冲P6和P7形成场识别脉冲。
例如，第一脉冲形成电路41由JK触发器44构成，脉冲P2作为J输入，脉冲P3作为K输入，主时钟MCK作为时钟输入。例如，第二脉冲形成电路42由D触发器45、D触发器46和双输入NOR(“或非”)门47构成。D触发器45用垂直同步信号Sep-VD作为D输入，主时钟MCK作为时钟输入。D触发器46用D触发器45的Q输出作为D输入，主时钟MCK作为时钟输入。双输入NOR门47输入从D触发器45输出的Q和从D触发器46输出的XQ。
第三脉冲形成电路43包括倒相器48和49，用于翻转脉冲P6和P7的极性；双输入NOR门50，用于输入倒相器48和49的各个输出；双输入NOR门51，用于输入脉冲P6和倒相器49的输出；双输入OR(“或”)门52，以双输入NOR门50的输出为其一个输入；双输入AND(“与”)门53，以NOR门51和双输入OR门52的各个输出作为输入；和D触发器54，以从AND门53的输出作为D输入，主时钟MCK作为时钟输入。D触发器54的Q输出被导出作为场识别信号FP，成为OR门52的另一个输入。
接着，参考图3和图4的时序图，给出具有上述结构的场确定电路30的电路操作的解释。
首先，给出脉冲P6和P7的形成的解释。在第一脉冲形成电路41中，JK触发器44以脉冲P2作为J输入，脉冲P3作为K输入形成脉冲P6，脉冲P6在脉冲P2的时刻上升，在脉冲P3的时刻下降。脉冲P6构成用于确定ODD/EVEN场的脉冲。
同时，在第二脉冲形成电路42中，双输入NOR门47计算由D触发器45通过锁存垂直同步信号Sep-VD产生的锁存输出Q和由D触发器46通过锁存锁存器输出Q产生的锁存倒相输出XQ的非OR，从而形成脉冲P7，脉冲P7检测垂直同步信号Sep-VD的下降沿。
接着，在第三脉冲形成电路43中，在图3的时序图所示奇数场的情况下，场确定脉冲P6和VD下降沿检测脉冲P7都在“H”电平，相应地，D触发器54的Q输出的场识别脉冲FP变成“H”电平。即，在“H”电平的场识别脉冲FP指明了是奇数场。
同时，在图4的时序图所示偶数场的情况下，场确定脉冲P6在“L”电平，VD下降沿检测脉冲P7在“H”电平，相应地，D触发器54的Q输出的场识别脉冲FP变成“L”电平。即，在“L”电平的场识别脉冲FP指明了是奇数场。
如上所述，根据使用复合同步信号CSYNC作为外同步信号的摄像机系统，通过利用水平同步脉冲、垂直同步脉冲和复合同步信号CSYNC的ODD和EVEN场之间的均衡脉冲的特殊性，通过使用在同步分离器电路21中在同步分离过程中形成的脉冲P2和P3来确定场，不使用传统技术中的计数器，通过简单逻辑电路的结合，就可以确定在输入复合同步信号CSYNC时的场是奇数场还是偶数场。
另外，图5所示的场确定电路30的电路结构仅是一个例子，本发明不限于此。总之，可以构成一种电路结构，用于基于从同步分离器电路21提供的脉冲P2和P3形成场确定脉冲P6，和用于在垂直同步信号Sep-VD的下降沿形成VD下降沿检测脉冲P7。通过它，在Sep-VD下降沿检测脉冲P7的时刻，可以识别场确定脉冲P6的极性。
另外，尽管根据上述实施例，已经给出了应用到NTSC/EIA电视制式的情况的解释，但是本发明基本可以适用于完成隔行扫描的任何制式，诸如PAL(逐行倒相制)/CCIR(国际无线通信咨询委员会)。在这种情况下，CCIR指对应于PAL的黑白制式。
如上所述，根据本发明，在使用复合同步信号作为外同步信号的摄像机系统的外同步系统中，通过构造一种结构利用水平同步脉冲、垂直同步脉冲和复合同步信号的ODD和EVEN场之间的均衡脉冲的特殊性，通过使用在同步分离过程中形成的脉冲来确定场，不使用传统技术中的计数器，通过简单逻辑电路的结合，就可以完全确定在输入复合同步信号时的场是奇数场还是偶数场。相应地，电路构造被简化，可以实现低成本。
权利要求
1.一种摄像机系统，用于根据从外面提供的包括水平同步信号和垂直同步信号的复合同步信号，形成内部水平同步信号和内部垂直同步信号，以与所形成的内部水平同步信号和所形成的垂直同步信号同步地完成摄像机系统的操作，所述摄像机系统包括同步分离器电路，用于从所述复合同步信号分离所述水平同步信号和所述垂直同步信号，和用于以一个水平扫描时间周期作为单位，以所述复合同步信号的水平同步部分作为参考，输出其间具有恒定相位差的第一和第二脉冲；第一脉冲形成电路，用于形成具有与所述第一和所述第二脉冲之同的相位差一致的脉冲宽度的第三脉冲；第二脉冲形成电路，用于在由所述同步分离器电路分离的垂直同步信号的下降的时刻，形成第四脉冲；和第三脉冲形成电路，用于基于所述第三脉冲和第四脉冲形成场识别脉冲。
2.一种外同步系统，用于基于从主装置提供的包括水平同步信号和垂直同步信号的复合同步信号，在从装置中形成内部水平同步信号和内部垂直同步信号，以与所述内部水平同步信号和所述垂直同步信号同步地操作所述从装置，其中所述从装置包括同步分离器电路，用于从所述复合同步信号分离所述水平同步信号和所述垂直同步信号，和用于以一个水平扫描时间周期作为单位，以所述复合同步信号的水平同步部分作为参考，输出其间具有恒定相位差的第一和第二脉冲；第一脉冲形成电路，用于形成具有与所述第一和所述第二脉冲之间的相位差一致的脉冲宽度的第三脉冲；第二脉冲形成电路，用于在由所述同步分离器电路分离的垂直同步信号的下降的时刻，形成第四脉冲；和第三脉冲形成电路，用于基于所述第三脉冲和第四脉冲形成场识别脉冲。
3.如权利要求2所述的外同步系统，其中所述主装置是摄像机，所述从装置是一个或几个摄像机或录像机。
4.如权利要求2所述的外同步系统，其中所述主装置是VTR，所述从装置是一个或几个VCR。
全文摘要
当使用计数器确定场时,在制造计数器时需要许多门电路,从而电路规模增大,成本提高。本发明中,在用于由同步分离器电路分离包含在复合同步信号CSYNC中的水平同步信号和垂直同步信号和用于基于分离后的水平同步信号和垂直同步信号形成内部水平同步信号和内部垂直同步信号的定时控制电路中,在同步分离过程中形成的脉冲P2和P3用于在场确定电路中确定场,当CSYNC作为外部同步信号输入时,确定所述场是奇数场还是偶数场。
文档编号H04N5/10GK1250311SQ9911880
公开日2000年4月12日 申请日期1999年9月13日 优先权日1998年9月14日
发明者佐藤正章 申请人:索尼公司