基于max262和fpga的啸叫检测抑制系统及其控制方法
【技术领域】
[0001] 本发明设及一种自动检测领域，特别设及一种基于MAX262和FPGA的啸叫检测抑 制系统及其控制方法。
【背景技术】
[0002] 在众多话筒拾音的扩声系统中，都有啸叫的可能，话筒啸叫会对扩声系统产生很 大的危害。啸叫即声音信号的自激振荡，扬声器播放的声音经障碍物反射后又叠加在麦克 风上，麦克风则将反射回来的声音信号再通过扬声器播放出去，该样周而复始的叠加便会 产生刺耳的尖叫声，该就是声音信号正反馈所导致的自激振荡，用示波器观察，啸叫声的波 形为"频率稳定，幅度稳定的正弦波"，且麦克风和扬声器的距离越近，越容易产生啸叫，啸 叫的幅度也越大。自激振荡时，功率放大器会产生很大的功率输出，可能超出扩声设备的承 受范围，烧坏功率放大器和发声设备。
[0003] 目前，国内主流的啸叫检测与抑制途径是通过调音台、均衡器和移频器，由专业的 调音师手动逐渐加大音量来找啸叫点，找到之后再通过均衡器消除。如果扩声系统是双声 道系统，则需要调音师先关闭一个通道，调节另一个通道的啸叫点；调好一个通道后，关闭 此通道，按照同样方法去调节另一个通道；两边都调好之后，还需要将两个通道同时推起来 再检查是否还有其他的啸叫点，若有则仍然通过均衡器消除。
【发明内容】
[0004] 本发明的目的是为解决上述问题，提供了一种基于MAX262和FPGA的啸叫检测抑 制系统及其控制方法。
[0005] 为了达到上述目的，本发明提供如下技术方案：一种基于MAX262和FPGA的啸叫 检测抑制系统，包括啸叫检测电路、啸叫抑制电路W及继电器切换电路，所述的啸叫检测电 路包括频率检测部分W及幅度检测部分，其中频率检测部分实时监测声音信号的频率，其 包括LM339比较器W及FPGA，LM339比较器的输出端与FPGA相连接，所述的幅度检测部 分包括峰值检波巧片AD637W及模数转换巧片ADS1118,峰值检波巧片AD637与模数转换 巧片ADS1118相连，模数转换巧片ADS1118与FPGA的I/O口相连，信号经峰值检波巧片 AD637后通过模数转换巧片ADS1118将输出的模拟电压量转换成数字电压量，再将数字电 压量送给FPGA的I/O口；所述的啸叫抑制电路包括两个CMOS双二阶通用开关电容有源滤 波器MAX262,在每片MAX262的两个滤波通道后各加上一个0. 1uF的隔直电容，MAX262与 FPGA相连，通过FPGA来提供精确的外部时钟；所述的继电器切换电路包括继电器、S极管 S9013,其中，S极管S9013的基极连接FPGA的I/O口，集电极连接继电器，发射极接地。
[0006] 本发明还公开了一种基于MAX262和FPGA的啸叫检测抑制系统的控制方法，包括 如下步骤：
[0007] (1)、信号通过比较器整形为矩形波。特别的，啸叫时的波形被整形为占空比为 50%的方波；
[0008] (2)、FPGA在固定时间内对其计数便可得到矩形波或方波的频率；
[0009] (3)、信号通过AD637峰值检测电路得到声音信号的幅度；
[0010] (4)、通过FPGA通过对啸叫信号进行频率检测和幅度检测；
[0011] 巧）、判断频率和幅度是否同时稳定下来，若在较短时间段内，频率和幅度同时稳 定下来，则判定产生啸叫；
[0012] 化）、FPGA根据是否产生啸叫来控制继电器切换电路进行切换成无啸叫通路或者 啸叫抑制电路；
[0013] (7)、若继电器切换电路进行切换成有啸叫抑制电路，则啸叫抑制电路接通；
[0014] 巧）、啸叫检测电路检测到一个"主啸叫频率点"，此频率点的开环放大倍数最大， 最先浮现；
[00巧]巧）、然后FPGA将MAX262的第一级滤波通道配置为窄带陷波器，中屯、频率设置为 所检测到的主啸叫频率，并将第二、=、四级滤波通道配置为全通滤波器，即移相器；
[0016] (10)、抑制完主啸叫频率点之后，啸叫检测电路继续监测是否存在"次啸叫频率 点"，此频率点的开环放大倍数较小，没有最先浮现，若存在，则再次启用FPGA，将第二级滤 波通道配置为窄带滤波器，中屯、频率设置为所检测到的次啸叫频率；
[0017] (11)、系统继续监测是否存在第S个和第四个啸叫频率点，来确定如何配置第S、 四滤波通道。
[001引作为本发明的一种改进，所述的FPGA判断频率是否稳定，采用的方法是；FPGA对 频率每采样20次，便找出该20个频率值的最大值4、最小值fi和取整后的众数fmDd。，即在 20次的测量时间内，声音信号的频率处在[fi，4]范围内，若f。，并持续n个回合， 则满足"频率稳定特征"其中f。为频率抖动参数，n为啸叫判定延时，20次采样为1回合。
[0019] 作为本发明的一种改进，所述的FPGA判断幅度是否稳定，采用的方法是；FPGA对 幅度每采样20次，便找出该20个幅度值的最大值Vh和最小值V1，即在20次的测量时间内， 声音信号的幅度处在[Vi，Vh]范围内，若Vh-Vi<V。，并持续n个回合，则满足"幅度稳定特 征"，其中V。为幅度抖动参数，n为啸叫判定延时，20次采样为1回合。
[0020] 有益效果；
[0021] 本发明提供的基于MAX262和FPGA的啸叫检测抑制系统通过FPGA监测声音信号 频率，AD637监测声音信号幅度。当对声音信号进行幅频检测的结果为"频率稳定且幅度 稳定"时，则说明此时啸叫产生。另外，系统内置两片程控滤波器MAX262,由FPGA提供4路 驱动时钟并将MAX262配置成窄带陷波器和全通滤波器，破坏啸叫产生的幅度条件和相位 条件。由于啸叫频率点不止一个，所W系统采用4级"陷波"和"全通"相互配合来达到抑 制啸叫的目的。该系统与传统的人工啸叫检测与抑制方法相比，具有全自动、延时短、体积 小等特点。
【附图说明】
[0022] 图1为本发明的系统接入示意图；
[0023] 图2本发明的扩声系统啸叫产生示意图；
[0024] 图3为本发明的啸叫波形；
[0025]图4为本发明的啸叫检测电路；
[0026] 图5为本发明的啸叫抑制电路；
[0027] 图6为本发明的继电器切换电路；
[002引图7主程序流程图；
【具体实施方式】
[0029]W下将结合具体实施例对本发明提供的技术方案进行详细说明，应理解下述具体 实施方式仅用于说明本发明而不用于限制本发明的范围。
[0030] 本发明的一种基于MAX262和FPGA的啸叫检测抑制系统，包括啸叫检测电路、啸叫 抑制电路W及继电器切换电路，如图1所示，本发明的啸叫检测抑制系统设置在拾音电路 与功率放大器之间，拾音电路与啸叫检测电路相连，啸叫检测电路与啸叫抑制电路相连，继 电器切换电路通过继电器的吸合来控制拾音电路与功率放大器之间连接无啸叫通路或者 啸叫抑制电路。
[0031] 如图2所示扩声系统啸叫产生示意图，根据图2来分析啸叫产生的原因，及波形特 征。
[0032] 假设麦克风接收信号x(n)和放大器输出信号y(n)之间的关系为
[0033]
【主权项】
1. 一种基于MAX262和FPGA的啸叫检测抑制系统，包括啸叫检测电路、啸叫抑制电路以 及继电器切换电路，其特征在于：所述的啸叫检测电路包括频率检测部分以及幅度检测部 分，其中频率检测部分实时监测声音信号的频率，其包括LM339比较器以及FPGA，LM339比 较器的输出端与FPGA相连接，所述的幅度检测部分包括峰值检波芯片AD637以及模数转换 芯片ADS1118,峰值检波芯片AD637与模数转换芯片ADS1118相连，模数转换芯片ADS1118 与FPGA的I/O口相连，信号经峰值检波芯片AD637后通过模数转换芯片ADS1118将输出的 模拟电压量转换成数字电压量，再将数字电压量送给FPGA的I/O口；所述的啸叫抑制电路 包括两个CMOS双二阶通用开关电容有源滤波器MAX262,在每片MAX262的两个滤波通道后 各加上一个0.IuF的隔直电容，MAX262与FPGA相连，通过FPGA来提供精确的外部时钟； 所述的继电器切换电路包括继电器、三极管S9013,其中，三极管S9013的基极连接FPGA的 I/O口，集电极连接继电器，发射极接地。
2. -种基于MAX262和FPGA的啸叫检测抑制系统的控制方法，其特征在于，包括如下步 骤： (1) 、信号通过比较器整形为矩形波，特别的啸叫时的波形被整形为占空比为50%的方 波； (2) 、FPGA在固定时间内对其计数便可得到矩形波或方波的频率； (3) 、信号通过AD637峰值检测电路得到声音信号的幅度； (4) 、通过FPGA通过对啸叫信号进行频率检测和幅度检测； (5) 、判断频率和幅度是否同时稳定下来，若在较短时间段内，频率和幅度同时稳定下 来，贝1J判定产生啸叫； (6) 、FPGA根据是否产生啸叫来控制继电器切换电路进行切换成无啸叫通路或者啸叫 抑制电路； (7) 、若继电器切换电路进行切换成有啸叫抑制电路，则啸叫抑制电路接通； (8) 、啸叫检测电路检测到一个"主啸叫频率点"，此频率点的开环放大倍数最大，最先 浮现； (9) 、然后FPGA将MAX262的第一级滤波通道配置为窄带陷波器，中心频率设置为所检 测到的主啸叫频率，并将第二、三、四级滤波通道配置为全通滤波器，即移相器； (10) 、抑制完主啸叫频率点之后，啸叫检测电路继续监测是否存在"次啸叫频率点"，此 频率点的开环放大倍数较小，没有最先浮现，若存在，则再次启用FPGA，将第二级滤波通道 配置为窄带滤波器，中心频率设置为所检测到的次啸叫频率； (11) 、系统继续监测是否存在第三个和第四个啸叫频率点，来确定如何配置第三、四滤 波通道。
3. 根据权利要求2所述的一种基于MAX262和FPGA的啸叫检测抑制系统的控制方法， 其特征在于：所述的FPGA判断频率是否稳定，采用的方法是：FPGA对频率每采样20次，便 找出这20个频率值的最大值fh、最小值和取整后的众数fm()de，即在20次的测量时间内， 声音信号的频率处在[Lfh]范围内，若并持续n个回合，则满足"频率稳定特 征"其中f；为频率抖动参数，n为啸叫判定延时，20次采样为1回合。
4. 根据权利要求2所述的一种基于MAX262和FPGA的啸叫检测抑制系统的控制方法， 其特征在于：所述的FPGA判断幅度是否稳定，采用的方法是：FPGA对幅度每采样20次，便 找出这20个幅度值的最大值Vh和最小值V i，即在20次的测量时间内，声音信号的幅度处 在[V1, Vh]范围内，若Vh-Vf V 并持续n个回合，则满足"幅度稳定特征"，其中（为幅度 抖动参数，n为啸叫判定延时，20次采样为1回合。
【专利摘要】本发明公开了一种基于MAX262和FPGA的啸叫检测抑制系统，包括啸叫检测电路、啸叫抑制电路以及继电器切换电路，所述的啸叫检测电路包括频率检测部分以及幅度检测部分，其中频率检测部分实时监测声音信号的频率，幅度检测部分用于检测声音的幅度，啸叫抑制电路破坏啸叫产生的幅度条件和相位条件。本发明与传统的人工啸叫检测与抑制方法相比，具有全自动、延时短、体积小等特点。
【IPC分类】H04R3-02, H04R3-00
【公开号】CN104703094
【申请号】CN201410831312
【发明人】张秀再, 陈彭鑫, 吴华娟, 赵益波
【申请人】南京信息工程大学
【公开日】2015年6月10日
【申请日】2014年12月26日