基于emif总线复用的数字视频编解码传输电路的制作方法
【技术领域】
[0001] 本发明涉及一种基于EMIF总线复用的数字视频编解码传输电路。
【背景技术】
[0002] 目前，在监控行业中的视频识别和分析设备中，因为面对目前处理芯片的处理能 力以及接口局限的问题通常做法都是采用双系统，识别和图像处理分开进行，存在双系统 间的匹配问题，同时成本很高。
【发明内容】
[0003] 针对上述现有技术存在的问题，本发明提供一种基于EMIF总线复用的数字视频 编解码传输电路。
[0004] 为了实现上述目的，本发明采用的技术方案是：一种基于EMIF总线复用的数字 视频编解码传输电路，包括微处理器和FLASH存储单元，还包括视频编码模块、视频解码模 块、第一Buffer电路和第二Buffer电路，微处理器的第一片选信号电路与FLASH存储单元 相连，第二片选信号电路和第三片选信号电路分别依次经视频编码模块和视频解码模块与 第一Buffer电路和第二Buffer电路相连，微处理器经EMIF总线电路分别与FLASH存储单 元、第一Buffer电路和第二Buffer电路相连。
[0005] 作为优选，微处理器的第一控制信号电路和第二控制信号电路分别与第一Buffer 电路和第二Buffer电路相连。
[0006] 与现有技术相比，本发明的优点在于：充分利用处理器的EMIF接口的带宽优势， 在系统将EMIF接口应用于FLASH接口的情况下，利用专门的视频编码和解码芯片，让数字 视频信号在EMIF接口上传送和接收。同时通过信号BUFFER芯片对EMIF总线上传输的信 号方向进行控制，通过片选信号对接入EMIF总线的芯片进行选通控制。完全避免各信号间 的干扰。
【附图说明】
[0007] 图1为本发明的结构示意图。
【具体实施方式】
[0008] 下面将结合附图对本发明作进一步说明。
[0009] 作为本发明的一种实施方式，参阅图1，本发明包括微处理器和FLASH存储单元， 还包括视频编码模块、视频解码模块、第一Buffer电路和第二Buffer电路，微处理器的第 一片选信号电路与FLASH存储单兀相连，第二片选信号电路和第三片选信号电路分别依次 经视频编码模块和视频解码模块与第一Buffer电路和第二Buffer电路相连，微处理器经 EMIF总线电路分别与FLASH存储单元、第一Buffer电路和第二Buffer电路相连。微处理 器的第一控制信号电路和第二控制信号电路分别与第一Buffer电路和第二Buffer电路相 连。
[0010] FLASH存储单元通过EMIF总线与系统处理器直接连接，视频编码器和视频解码器 则通过BUFFER后接入EMIF与系统处理器连接。
[0011] FLASH存储单元，视频解码器，视频编码器，分别用片选信号1，片选信号2,片选信 号3连接，系统处理器根据需要可以分别对FLASH存储单元，视频编码器，视频解码器进行 使能控制。
[0012] FLASH存储单元有专门的读写控制信号，当对应需要对FLASH存储单元进行读写 操作的时候，可以通过控制读写和片选信号对FLASH存储单元进行读写操作。
[0013] 连接视频编码器的BUFFER，系统处理器通过控制信号1对编码器的信号传输方向 和关断控制。
[0014] 连接视频解码器的BUFFER，系统处理器通过控制信号2对解码器的信号传输方向 和关断控制。
[0015] 整个EMIF复用电路通过3个片选信号，2个控制信号，1个读写控制信号，可以保 证EMIF总线上可以按照系统设置在需要的时候选通3个芯片中的任何芯片进行设定的操 作。具体选通情况见下表：片选信号，1表示使能，〇表示不使能；控制信号，1表示按照设定 方向导通，0表示信号断开；读写控制信号，1表示读，0表示写:_
[0016] _尽管已经结合当前认作是一个最为实用和优选的实施例来描述了本发明，_但应当 理解，本发明不限于所公开的实施例，而相反是旨在涵盖包括在所附权利要求的精神和范 围内的多种修改和同等布置。
【主权项】
1. 一种基于EMIF总线复用的数字视频编解码传输电路，包括微处理器和FLASH存储 单元，其特征在于：还包括视频编码模块、视频解码模块、第一Buffer电路和第二Buffer电 路，所述微处理器的第一片选信号电路与FLASH存储单元相连，第二片选信号电路和第三 片选信号电路分别依次经视频编码模块和视频解码模块与第一Buffer电路和第二Buffer 电路相连，所述微处理器经EMIF总线电路分别与FLASH存储单元、第一Buffer电路和第二 Buffer电路相连。2. 根据权利要求1所述的基于EMIF总线复用的数字视频编解码传输电路，其特征在 于：所述微处理器的第一控制信号电路和第二控制信号电路分别与第一Buffer电路和第 二Buffer电路相连。
【专利摘要】本发明公开了一种基于EMIF总线复用的数字视频编解码传输电路，包括微处理器和FLASH存储单元，还包括视频编码模块、视频解码模块、第一Buffer电路和第二Buffer电路，微处理器的第一片选信号电路与FLASH存储单元相连，第二片选信号电路和第三片选信号电路分别依次经视频编码模块和视频解码模块与第一Buffer电路和第二Buffer电路相连，微处理器经EMIF总线电路分别与FLASH存储单元、第一Buffer电路和第二Buffer电路相连。本发明充分利用处理器的EMIF接口的带宽优势，在系统将EMIF接口应用于FLASH接口的情况下，利用专门的视频编码和解码芯片，让数字视频信号在EMIF接口上传送和接收。同时通过信号BUFFER芯片对EMIF总线上传输的信号方向进行控制，通过片选信号对接入EMIF总线的芯片进行选通控制。完全避免各信号间的干扰。
【IPC分类】H04N19/42, H04N5/14
【公开号】CN105306783
【申请号】CN201410362037
【发明人】王大刚
【申请人】王大刚
【公开日】2016年2月3日
【申请日】2014年7月28日