专利名称：电路基片模件的制造方法
技术领域：
本发明涉及使用了陶瓷基片和柔性基片(FPC)的高密度电路基片模件的制造方法。
背景技术：
近些年，电子电路正走向高密度化，其利用陶瓷多层基片和柔性基片(FPC)，实现了电路基片和装置的小型化。至此，在陶瓷基片或印刷基片和FPC的连接中，通过预先在基片上将安装连接器，在连接器相互间进行连接，或通过在连接器中插入FPC进行连接。而且，在不能确保连接器的安装面积和安装高度的基片上，利用焊料进行其连接。
在此，使用图3说明使用了焊料的现有连接方法。在图3中，1是陶瓷基片，2是陶瓷基片侧的电路导体，3是连接用的焊料，4是FPC侧的电路导体，5是FPC。
现有的使用了焊料的陶瓷基片和FPC的连接方法，是通过预先将乳脂状焊料印刷于陶瓷基片的连接用电路导体上后，将FPC定位于指定的位置进行热压接来进行，或者是通过预先在FPC侧施以电镀焊料，然后用上述方法进行热压接来进行。
而且，近些年正在研讨在上述连接方法中使用各向异性导电膜和各向异性导电胶或粘胶树脂。
在此，各向异性导电膜及各向异性导电胶是，通过使导电颗粒分散于树脂膜或树脂胶中而使树脂热压接，来实现在单一的方向具有导电性，与其成直角的方向具有绝缘性的电连接的膜或胶。从而，在使用这种各向异性导电膜或各向异性导电胶来构成粘合层的情况下，FPC侧的电路导体和陶瓷侧的电路导体通过各向异性导电膜或各向异性导电胶之中的导电颗粒被电连接。
另一方面，在使用内部不包含导电颗粒的粘胶树脂来构成粘合层的情况下，使FPC侧的电路导体和陶瓷侧的电路导体直接接触，其接触部分的周边通过粘胶树脂来进行粘合。
但是，在以上的现有方法中有以下这样的问题。
第1，在用连接器连接陶瓷基片和FPC时，连接器部件很大，因其高度和大小明显地不利于近些年的模件的小型化，在连接的电路导体的间隔也越发变得狭小的现状下，是非常难以使用的方法。而且，连接插头数越多连接器部件的价格也越高等，使制造高密度、小型化的模件时成本、性能方面也会产生问题。
第2，使用焊料连接陶瓷基片和FPC时，有必要预先给陶瓷基片侧的连接用导体或FPC侧的连接用导体施以焊料，但此时，对用印刷法在陶瓷侧的连接用导体上施以乳脂状焊料的方法来说，当图案的间隔比500μm窄的情况下实施起来是非常困难的。而且，在FPC侧的连接用导体上施以电镀焊料的情况下，如果也使上述图案的间隔变得比500μm窄，则确保在连接中必要的充分的焊料量及精度就是非常困难的，并成为FPC成本高的主要原因。
而且，对用上述方法施以焊料来说，也有因连接的温度和压力的条件而引起和相邻的图案短路等的问题，在批量生产中找出稳定的连接条件不仅是非常困难的，并会成为连接可靠性的偏差大的主要原因。
第3，在上述连接中使用各向异性导电膜和各向异性导电胶或粘胶树脂来连接陶瓷基片和FPC时，至少需要15℃左右的热量和30kg/cm2左右的压力。从而，窄间隔的连接用导体的情况，在陶瓷基片和FPC的热膨涨系数有很大的差别之下进行了热压接时，由于热量压力使FPC图案的间隔变化，产生引起和相邻的陶瓷侧的连接用图案的短路等不良的一系列问题，使陶瓷基片和FPC的位置合在一起变得非常困难。
因此，本发明是为了解决上述现有的问题，其目的是提供一种使连接用导体的窄间隔的连接成为可能，减少不良连接并可靠性高的电路基片模件的制造方法。
发明内容
为达到上述目的，本发明的电路基片模件的制造方法的特征是，使用从由各向异性导电膜、各向异性导电胶及粘胶树脂组成的组中选出的至少一种，连接第1电路基片的电路导体和第2电路基片的电路导体。
据此，不用连接器等的部件便可进行连接，从而消灭了在使用连接器连接陶瓷基片和FPC时成为问题的由于连接器部件的大小及其高度而产生的弊病。而且，不需要在使用焊料连接时所需要的施加于陶瓷基片侧的连接用导体或FPC侧的连接用导体上的焊料，即使在图案间隔比500μm窄或连接的插头数变多时也可以充分应对。
而且，本发明的电路基片模件的制造方法，是一种使用从由各向异性导电膜、各向异性导电胶及粘胶树脂组成的组中选出的至少1种，连接第1电路基片的电路导体和第2电路基片的电路导体的方法，其特征是上述第1电路基片的电路导体的图案宽度和上述第2电路基片的电路导体的图案宽度之差为5～50μm。
据此，即使在窄间隔的连接用导体的情况下，也可以吸收基于连接时的热量和压力的FPC的延长而产生的偏差，可以抑制由于FPC图案的间隔的变化而引起的与FPC图案相邻的陶瓷侧的连接用图案的短路等的不良，使陶瓷基片和FPC的定位变得非常容易。
而且，本发明的电路基片模件的制造方法，理想的是上述第1电路基片的电路导体和上述第2电路基片的电路导体的图案的间隔为20～500μm。
图1是用本发明的电路基片模件的制造方法所制造的电路基片模件的剖面图。
图2是图1的主要部分的剖面图。
图3是用现有的电路基片模件的制造方法所制造的电路基片模件的剖面图。
实施方式图1是用本发明的电路基片模件的制造方法所制造的电路基片模件的剖面图。在图1中，1表示陶瓷基片，2表示陶瓷基片侧的电路导体，4表示FPC侧的电路导体，5表示FPC，6表示各向异性导电膜。
图2是图1的主要部分的剖面图。在图2中，1表示陶瓷基片，2表示陶瓷基片侧的电路导体，4表示FPC侧的电路导体，5表示FPC，6表示各向异性导电膜，7表示各异性导电膜中的导电颗粒。而且，在图2中，将陶瓷基片1的电路导体的图案宽度和柔性基片(FPC)5的电路导体的图案宽度的差(a+b)设为5～50μm。
以下说明有关本发明的电路基片模件的制造方法。
使用指定的模具或识别定位装置，进行要连接的FPC侧的电路导体和陶瓷基片侧的电路导体的定位。这时所连接的电路导体的图案的间隔为20～500μm，并预先准备使陶瓷基片的电路导体的图案宽度和FPC的电路导体的图案宽度的差(a+b)为5～50μm。
其次，在FPC和陶瓷基片之间，作为连接材料装载设置各向异性导电膜，或预先涂敷各向异性导电胶或粘胶树脂。在此，作为各向异性导电膜可以使用索尼化学公司制造的“CP7632KS”等，作为各向异性导电胶可以使用扇化学工业公司制造的“J8958”等，作为粘胶树脂可以使用环氧树脂系的树脂等。
这时的各向异性导电胶及粘胶树脂的涂敷，既可以在陶瓷基片侧，也可以在FPC侧。而且，作为涂敷方法，既可以采用印网掩模或金属掩模的印刷方式，也可以用分配器方式。这样所涂敷的各向异性导电胶或粘胶树脂在50～200℃的温度下进行干燥，并准备于陶瓷基片上或FPC上。其次，上述定位了的陶瓷基片和FPC，通过以150～300℃的热量和10～100kg/cm2的压力及5～60秒的时间进行热压接，连接陶瓷基片和FPC，并完成电路基片模件。这时热压接的条件，由于陶瓷基片及FPC的图案和基片面积、厚度等而不同，所以也可以在上述热压接条件以外来进行。
表1表示上述图案宽度的差(a+b)和上述电路导体的图案间隔的关系。
表1 ○没有位置偏移，可容易地连接△发生位置偏移，有不良的可能性×产生不良如表1所示，如果图案的间隔变得大于500μm，则图案间的空间就变大，即使图案宽度的差(a+b)变为0，也不发生由位置偏移而产生的不良。而且，如果图案的间隔变得比20μm小，则难以用比5μm小的值来管理图案宽度的差(a+b)，且产生由位置偏移而引起的不良。而且，如果将图案宽度的差(a+b)设为大于50μm，则在图案的间隔比500μm小的情况下有时会引起图案间的短路。因此，图案的间隔为20μm到500μm时，图案宽度的差(a+b)适于在5μm到50μm之间进行管理。
产业上的可利用性如以上所说明的，本发明的电路基片模件的制造方法，因为对陶瓷基片和柔性基片(FPC)的连接，使用各向异性导电膜、各向异性导电胶或粘胶树脂，所以使在使用现有的焊料等来进行连接时为不可能的500μm以下的窄间隔的连接成为可能。
而且，通过使所连接的上述基片的电路导体的图案的间隔为20μm到500μm，使陶瓷基片的图案和FPC的图案宽度的差为5μm到50μm，既使在窄间隔的连接用导体的情况下，也可以吸收因由于连接时的热量和压力而引起的FPC的延长所产生的偏差，因而可以抑制由FPC图案的间隔的变化而引起的和FPC图案相邻接的陶瓷侧的连接用图案的短路等的不良，也使陶瓷基片和FPC的定位变得非常容易。
权利要求
1.一种电路基片模件的制造方法，其特征为使用从由各向异性导电膜、各向异性导电胶及粘胶树脂组成的组中选出的至少一种，连接第1电路基片的电路导体和第2电路基片的电路导体。
2.一种电路基片模件的制造方法，其特征为是一种使用从由各向异性导电膜、各向异性导电胶及粘胶树脂组成的组中选出的至少一种，连接第1电路基片的电路导体和第2电路基片的电路导体的方法，其上述第1电路基片的电路导体的图案宽度和上述第2电路基片的电路导体的图案宽度之差为5～50μm。
3.权利要求1或2中记载的电路基片模件的制造方法，其中上述第1电路基片的电路导体和上述第2电路基片的电路导体的图案的间隔为20～500μm。
全文摘要
提供一种通过使用从由各向异性导电膜(6)、各向异性导电胶及粘胶树脂组成的组中选出的至少1种，连接第1电路基片(1)的电路导体(2)和第2电路基片(5)的电路导体(4)的方法，作为上述第1电路基片的电路导体的图案宽度和上述第2电路基片的电路导体的图案宽度之差为5～50μm的电路基片模件的制造方法，使连接用导体的窄间隔的连接成为可能，减少不良连接并可靠性高的电路基片模件的制造方法。
文档编号H05K1/11GK1406454SQ01805783
公开日2003年3月26日 申请日期2001年12月27日 优先权日2000年12月28日
发明者濑川茂俊 申请人:松下电器产业株式会社