专利名称：覆晶封装制程及其所使用的基材及不沾焊料的印刷网版的制作方法
技术领域：
本发明是有关一种覆晶封装制程，特别是形成一填胶材料于基材上的制程以减少芯片与基材间的焊锡接点所含的二氧化硅填充料污染物。
背景技术：
随着高密度、高功率的电子构装的迫切需求，覆晶(Flip Chip)封装技术已被广泛使用于许多领域。如其名所意指，覆晶封装是将裸晶(baredie)以表面朝下的方式借由软焊料的连接附着于基材(substrate)上，以行接合物的连接。然而，如所知，当使用有机材料为基材(organicsubstrate)时，软焊料连接过程中的温度循环会发生热胀冷缩。此热胀冷缩是由于有机基板的热膨胀系数(CTE；coefficient of thermalexpansion)约为14-17ppm/℃，与硅芯片的CTE(约为4ppm/℃)差距过大。因此可知，CTE不匹配所引发的应力很容易导致接点损坏。
因此，为减少连接产生的应力并增加可靠度，通常需要在基板与芯片的间隙内填入底胶。利用此法，可将应力分散至胶体，借以降低接点所受到的应力。如此便可减少接点破裂(crack)，而延长接点的疲劳寿命。此外，上述底胶是绝缘物质，亦可防止接点间有杂质造成漏电流的传递。既有数据显示，有填底胶的结构较无填底胶者其可靠性(reliability)高5-10倍。因此，填底胶已成为高需求的制程。然而，于不同的填底胶制程及硬化填胶材料以行连接的方式会分别产生问题。
一般而言，大多数的覆晶封装以低黏性的液态填胶材料利用点胶(dispensing)方式沿芯片外围填底胶。利用液体在芯片与基板间微细间隙(小于100微米)所形成的毛细作用作为驱动力，以填满接点间的间隙。因由毛细作用引导的充填十分缓慢。当芯片大小增加时此问题会更严重，因为填充时间会随芯片尺寸增加而增加，此乃因填胶材料填充间隙所须流动的距离增加所致。
例如，在一典型的充填作业中，一个7mm见方的芯片，视液胶温度而定充填需时数分钟至十数分钟。仅以毛细作用不足以驱动较大的填底区域，因为流压无法充分维持，气泡(void)容易形成于填胶材料中。该气泡很可能在后续的热制程时造成封装体的爆米花效应(popcorn)使封装体失效，或于封装体承受应力时因应力集中而加速破坏造成失效。另外，表面污染物例如助焊剂残余物，会降低润湿作用并妨碍填胶材料流填底，使产生气泡，造成不充足的表面接触而减低结合力量。因此，对可靠度会有不良的影响。
利用所谓的非流动性(no-flow)填底胶技术可用来解决上述问题，其执行步骤如下述(1)形成一填胶材料于基材上；(2)将芯片附着于基材上(3)将焊锡回焊。非流动性填底胶技术的填胶材料通常为低黏性及热固性的环氧化物，其包含助焊剂成分以促进焊锡回焊步骤。一覆晶封装的填胶制程时间可借由在将芯片形成于基材前先将填胶材料附着于基材而减少。借此亦可减少气泡产生于填胶材料中。
不幸的是，非流动性的填底胶技术会导致其它问题，如对覆晶封装中的可靠度上及电性功能有负面影响。传统封装或覆晶封装中，二氧化硅填充料通常会添加于填胶材料中再进而调和芯片及填胶材料的热膨胀系数。一非流动性填底胶技术的填胶材料亦包含二氧化硅填充料。当芯片附着于基材时，填胶材料中的二氧化硅填充料通常陷入于芯片的导电凸块及焊垫或预上锡膏的基材之中。当导电凸块及预上锡膏的焊垫回焊时二氧化硅填充料会存在于覆晶封装的焊锡接点中，而造成可靠度及电性功能如覆晶封装中的焊锡接合的电阻的负面影响。
图1A至图1F为一系列的剖面图说明于覆晶封装的填胶步骤使用非流动性技术时，二氧化硅填充料如何陷入覆晶封装的芯片及基材间的焊锡接点。
在图1A中，一已备有焊锡罩幕124及焊锡罩幕开口123于表面上的基材120。焊垫121形成于基材120的表面上，其经焊垫罩幕开口123完全露出，接着预上锡膏122行成于焊垫121上。当焊垫121完全由焊锡罩幕开口123露出时此焊垫121为NSMD(非防焊设计)型。预上锡膏122是视需要而(非必须地)形成于焊垫121上。而且，预上锡膏122通常具有近乎平坦的表面。
在图1B中，非流动性技术的填胶材料130以习知的方式形成于基材上120。如所知，二氧化硅填充料132会随机分布于填胶材料130中。
在图1C中，半导体芯片110的主动表面上具有用以附着于基材120上的导电凸块111。此导电凸块111更进一步附着于预上锡膏122上。如图解说明，二氧化硅填充料132于预上锡膏122上方及导电凸块111旁。
在图1D中，回焊预上锡膏122并与导电凸块111结合以形成焊锡接点140。当导电凸块111中包含焊锡材料时此凸块亦会被回焊。非流动性填底胶技术的填胶材料130通常含助焊剂成分以降低于预上锡膏金属122及金属导电凸块111之间在回焊期间的表面张力。预上锡膏122(及导电凸块111)的液化及预上锡膏122与导电凸块111的结合皆很快，预上锡膏122的平坦表面使得排除预上锡膏122上方及导电凸块111旁的二氧化硅填充料132变得困难。此造成于导电凸块111下方及预上锡膏122的二氧化硅填充料陷入焊锡接点140中，而导致焊锡接点140的可靠度及电性表现上的负面影响。
在图1E中，显示一包含SMD(防焊设计)的焊垫121′，由焊垫罩幕124的焊垫开口123′部分露出形成。一预上锡膏122′视需要(而非必须地)形成于焊垫121上。而且，预上锡膏122通常具有一近乎平坦的表面。当半导体芯片110的导电凸块111附着于焊垫121′时，于导电凸块111下方及预上锡膏122′仍有一些二氧化硅填充料132。
在图1F中，当回焊预上锡膏122′以结合导电凸块111形成焊锡接点140′时，一些二氧化硅填充料会因图1D中所叙述的相同理由而被陷入于焊锡接点140′中。
美国专利6489,180中揭露另一种利用非流动性的填底胶技术的覆晶封装。利用图2A至图2G为一系列的剖面图，说明与美国专利6489,180中所揭露相同的非流动性填底胶技术的覆晶封装制程。
在图2A中，提供一适用于覆晶封装的基材220。基材220表面上包含焊锡罩幕224及焊垫221。当焊垫221完全为焊锡罩幕开口223所暴露时，此焊垫221为NSMD型。
在图2B中，一导电的导电的尖点凸块222形成于焊垫221上。此导电的尖点凸块222可由传统的金属线结合方法或其它方法制造。当利用传统的金属线结合方法时，导电的尖点凸块222由金或铝形成。
在图2C中，一填胶材料230提供于基材220表面上，以将焊垫221及导电的尖点凸块222覆盖。填胶材料230可以点胶法或其它方法提供。此填胶材料230中包含随机分布于其内的二氧化硅填充料232，以使图2D中的芯片210及填胶材料230的热膨胀系数相配。
在图2D中，一具有焊锡凸块211的半导体芯片210以芯片上层向下的方式对准于焊垫221并附着于基材220上。接着将该半导体芯片210对着基材强制重压以使导电的尖点凸块222穿入焊锡凸块221中。如图所示，有些硅填充材料232会在焊锡凸块211导电的尖点凸块222及焊垫221的周围。
在图2E中，为焊锡回焊步骤，回焊焊垫221上的焊锡凸块211，使半导体芯片210与基材220形成电性连接，此连结乃由熔化的焊锡凸块211沿导电的尖点凸块222及焊垫221的表面，向下流动而产生。而影响熔化的锡焊凸块211的流速有两个主要的因素。其中之一为沿着导电的尖点凸块222及结合焊垫221表面的熔化的焊锡凸块的毛细作用，另一因素为熔化的焊锡凸块211的重量。不幸的，此两因素以大体上相同的方向作用于熔化的焊锡凸块上，加速熔化的焊锡凸块211的流速。于焊锡罩幕224与焊垫221间、及焊锡凸块211与焊垫221间的硅填充材料232，于回焊步骤后陷入于焊锡凸块211中对于焊锡凸块211与焊垫221的连接造成不良影响，劣化了覆晶封装250a中电性表现及焊锡接点的可靠度。此外，如所示，导电的尖点凸块222不会被回焊并保留先前的形状。此尖点A仍然存在于覆晶封装的250a′的焊锡接点中，该点在焊锡凸块211受到应力作用时会导致应力集中。更对覆晶封装中250a′的焊锡接点的可靠度负面影响。
图2F中说明与上述稍微不同的情形，其中基材220是包含部分为焊锡罩幕224的开口223′所暴露的SMD型焊垫221′。一导电的尖点凸块222′由传统的金属线结合法或其它方法形成于焊垫221′上，当以传统的金属线结合法制造时需使用金或铝。将半导体芯片210对着基材200强制重压以使导电的尖点凸块222穿入焊锡凸块221中，在此有些硅填充材料232亦会于焊锡凸块211、导电的尖点凸块222，及焊垫221的周围。
如图2G所示，焊锡回焊步骤，回焊焊垫221上的焊锡凸块211′，使半导体芯片210与基材220形成电性连接。于此步骤中，一些硅填充材料232因为与图2E中所述的相同理由，于回焊步骤后陷入于焊锡凸块211中。此填胶材料中的二氧化硅填充料会影响结合焊电221′与焊锡凸块211连接的完整性，导致覆晶封装250b中焊锡接点可靠度的劣化。此外，如图所示，该导电的尖点凸块222′不会被回焊并保留先前的形状，而此尖点A′仍然存在于覆晶封装的250b′的焊锡接点中，该点在焊锡凸块211受到应力作用时会导致应力集中。更对覆晶封装中250b′的焊锡接点的可靠度造成负面影响。
发明内容
本发明的主要目的是提供一种覆晶封装制程及其所使用的基材，适用于底胶填充(underfill)，完成填底胶时二氧化硅填充料不会陷入于覆晶封装中的焊锡接点中，以改善覆晶封装中焊锡接点的可靠度。
本发明的另一目的是提供一种覆晶封装制程以形成一填底胶材料及基材，当焊锡接点受到应力作用时避免应力集中于覆晶封装中的焊锡接点，以提升覆晶封装产品的可靠度与使用寿命。
为达成本发明的上述目的，本发明提供一种覆晶封装制程，适用于底胶填充。达成本发明，是主要在制程中提供或形成一预上锡膏于基材的焊垫上，上述的预上锡膏呈锥形轮廓。另外，在形成填底胶材料(含硅填充材料)之后，预上锡膏对准于导电凸块并附着于覆晶封装的封装基材上。之后，回焊制程缓慢地熔化上述预上锡膏并将其回焊至与其对准的导电凸块中。此缓慢回焊，连接锥形的预上锡膏形成一无(或大致上无)二氧化硅填充物的单一焊锡接点。
本发明还提供一基材，适用于覆晶封装制程，以减少一芯片与该基材间焊锡接点的二氧化硅填充料污染，其特征在于所述基材包含一导电焊垫，设于该基材上；以及一预上锡膏物，自该基材的导电焊垫上方伸出且呈锥形。
本发明还提供一不沾焊料的印刷网版，用于覆晶封装制程以减少在芯片与基材间的焊锡接点过程中二氧化硅填充料上的污染物，其特征在于所述印刷网版包含一反向漏斗形间隙，其具有一顶部开口；以及一大于顶部开口的底部开口。
图1A至图1F是一系列剖面图，其显示利用非流动性填底胶技术的覆晶封装填胶步骤，其中二氧化硅填充料是陷入覆晶封装中的芯片及基材间的焊锡接点；图2A至图2G是利用相似于美国专利6,489,180中所揭露的非流动性的填底胶技术覆晶封装制程的剖面图；图3A至图3G是一形成填底胶材料的覆晶封装制程其为本发明的实施例的剖面及一上视图；图4A至图4C是形成一根据本发明的第二实施例的填底胶材料的覆晶封装制程的剖面图。
符号说明110～半导体芯片111～导电凸块120～基材121，121′～焊垫122～预上锡膏123，123′～焊锡罩幕开口124～焊锡罩130～填胶材料132～焊锡接点140，140′～二氧化硅填充料210～芯片211，211′～焊锡凸块220～基材221，221′～结合焊222，222′～导电的尖点凸块
223，223′～焊锡罩幕开口224～焊锡罩幕230～填胶材料232～二氧化硅填充料250a～覆晶封装250b～覆晶封装A′～尖点310～半导体芯片311～导电凸块320～基材321～焊垫322～预上锡膏323～焊锡罩幕开口324～焊锡罩325～焊锡膏330～填胶材料340～焊锡接点350～印刷网版351～印刷网版较小开口352～印刷网版较大开口353～印刷网版腔室355～刮刀410～芯片420～基材421～焊垫422～预上锡膏
423～焊锡罩幕开口424～焊锡罩幕430～填胶材料440～焊锡接点具体实施方式
图3A至图3G显示本发明第一实施例的利用覆晶封装制程步骤，其中该制程是适用于填充底胶。本发明是提供一覆晶封装制程的手段以形成一底胶封装材料，而不会在焊锡接点中造成二氧化硅填充材的污染。本发明所形成的覆晶封装可更进一步防止因焊锡接点受到应力作用时所导致的应力集中所产生的危险点及界面，以使覆晶封装具有较佳的电性表面、较高的可靠度、及较长的寿命。
在图3A中，提供一基材320，于其上表面包含焊锡罩幕324及焊锡罩幕开口323的基材320。亦提供一旱电321于焊锡罩幕开口323内，且焊垫321是完全为焊锡罩幕开口323所暴露，焊垫321为NSMD型，该焊垫321通常包含铜。
如图3B所示，提供一具有导电性的印刷网版350以定义反向漏斗型空隙。印刷网版350是使用于填胶制程的中间步骤，以适当的一相对位置与基板320接触，例如将大的(底部)开口320与基板320接触而使小的(顶部)开口远离基板320。大致上该锥形空隙353形成于大开口352与小开口351之间，如图3B所示，较大的开口对准于焊垫321并置于基材320上。
在以下的叙述，印刷网版350用来形成具尖顶的预上锡膏。当印刷网版350附着于基材320上时，该底部开口352最好够大以覆盖焊锡罩幕开口323。接下来，将较好为包含锡铅合金或无铅的锡基合金等焊锡材料的焊锡膏325形成于焊垫上。利用括刀355使焊锡膏325扫过由基板320与印刷网板350形成的组合物的顶部，并迫使焊锡膏325进入腔室353中以填满反向漏斗型印刷网版定义的空隙中。
在图3C中，回焊焊锡膏325以于焊垫321上形成一呈锥形且末为尖端的预上锡膏322。接着将印刷网版350与基材320分开。此印刷网版最好为不锈钢涂覆有不具焊接特性的材料金属，以避免于回焊过程中，将焊锡高325焊于其上。一较佳的预上锡膏322于透视图3D中图解说明，但其并不受限于此。本发明亦可利用其它形状的预上锡膏来改善应力及提供其它优点，此技术乃熟习该技艺人士可领会的。
在图3E中，形成一的填胶材料330其中含有用于非流动性填充底胶技术的二氧化硅填充料332，并借由点胶法及其它已知方法将其铺于基材320上。如图中所描绘二氧化硅填充料332随机分布于填胶材料330中。
如图3F所示，一半导体芯片310附着于基材320上并包含一导电凸块311于主动的表面上。导电凸块311进一步对准并附着于预上锡膏322上。如图3F所说明，由于来自导电凸块311的压力对预上锡膏322的作用，使得抗导电凸块311的预上锡膏322尖顶稍变平坦。亦如图所说明，在此制程的阶段中，会有些二氧化硅填充材料332于预上锡膏322上及导电凸块311周围。导电凸块311最好为焊锡材料，金，铜，涂上焊锡材料的金，或涂上焊锡材料的铜。而焊锡材料最好为锡铅合金或无铅的锡基合金。
在图3G中所说明的制程步骤，回焊预上锡膏322以与导电凸块311结合而形成焊锡接点340。其中焊锡接点340的形成乃由熔化的预上锡膏322沿导电凸块311表面向下流动而产生。而影响熔化的预上锡膏322的流速有两个主要的因素。其中之一为沿着导电凸块311表面的熔化的预上锡膏322的毛细作用，另一因素为熔化的预上锡膏322的重量。此两力量大致为相反(在方向上)因而减少熔化的预上锡膏322的流速。因此，预上锡膏322及导电凸块311的连接会变慢。而预上锡膏322其呈锥形的轮廓再与导电凸块311的接触点附近呈为一倾斜面，而使预上锡膏322上及导电凸块311周围的二氧化硅填充料322在上述回焊过程中容易被排除。而造成无(或实际上无)二氧化硅填充料332陷入于焊锡接点中，而达成本发明的主要目的。
在导电凸块311由适当的焊锡材料例如锡铅合金、无铅的锡基合金组成时，于预上锡膏321回焊期间导电凸块311亦会回焊。于预上锡膏322回焊期间导电凸块311亦会回焊，熔化的导电凸块311往下流而与熔化的预上锡膏322的流向相反，因此进一步使预上锡膏322与导电凸块311的连接变慢。结合预上锡膏321与导电凸块311的相反且较慢的流速的结合作用中、与呈锥形的预上锡膏332的作用是确保了可将二氧化硅填充材料排除于焊锡接点340之外，以达成本发明的重要目的。
非流动性填底胶技术的填胶材料330较好为含有助焊剂的成分，可于回焊时熔化的预上锡膏322及(熔化的)导电凸块间的表面张力。而填胶材料330于回焊期间亦会硬化。预上锡膏322回焊至导电凸块以产生成一体的焊锡接点340，使预上锡膏的尖顶(图3C与图3D)不再存在。因此，焊锡接点440并无先前技术的覆晶系统及制程中，受到应力集中的损害。
如图2B所述，导电的尖状凸块222揭露于美国专利6,489,180，当其借由传统金属线结合法制造时，该销子由金或铝形成。金的熔点大约1064.18度，而铝的熔点大约660.32度。当第2E图的焊锡凸块211回焊时，回焊温度通常不高于300度。因此，使用传统金属线结合法形成导电的尖点凸块222时，该尖状凸块222不会被回焊或熔化而在回焊焊锡凸块211时保持先前的形状。因此，尖点A仍存在于覆晶封装250a的焊锡接点中，导致在焊锡凸块211受到应力作用时应力集中于一点。
图4A至图4C显示本发明的另一实施例的覆晶封装制程的制造步骤以形成本发明的另一填充底胶方法。本实施例本是提供一覆晶封装制程的手段以形成一底胶封装材料，而不会在焊锡接点中造成二氧化硅填充材的污染。如先前描述的实施例，借此可防止焊锡接点中的不良点及应力集中点，以使覆晶封装产生较佳的电性功能可靠度及较长的寿命。
在图4A中，提供一基材420，于其上表面包含焊锡罩幕424及焊锡罩幕开口423的基材420。亦提供一焊电421于焊锡罩幕开口423内，且焊垫321是完全为焊锡罩幕开口423所暴露，焊垫421为SMD型，该焊垫421通常包含铜。
在图4B中，一具有尖顶的预上锡膏422利用与图3B及图3C相同的方法形成于焊垫421上。预上锡焊422通常由锡铅合金或无铅的锡基合金等焊锡材料组成。
如图4C中说明，一用于非流动性填充底胶技术的填胶材料430其中含有随机分布的二氧化硅填充料432，借由点胶或其它已知方法铺于基材420上。接着，将于主动表面上具导电凸块411的半导体芯片410附着于基材420上。导电凸块311最好为焊锡材料，金，铜，涂上焊锡材料的金，或涂上焊锡材料的铜。而焊锡材料最好为锡铅合金或无铅的锡基合金。预上锡膏422回焊以与芯片410的导电凸块结合并形成焊锡接点440此连结乃由熔化的预上锡膏422沿芯片410的导电凸块表面向下流动而产生。而影响熔化的预上锡膏422的流速有两个主要的因素。其中的一因素为沿着芯片410的导电凸块表面的熔化的预上锡膏422的毛细作用。另一因素为熔化的预上锡膏422重量的应用。此两力量所施的方向完全相反，因此减少熔化的预上锡膏422的流速。
因此预上锡膏422及导电凸块411连接的形成会变慢。另外，利用接近导电凸块接触点且呈锥形的预上锡膏422，以修改预上锡膏422及芯片410的导电凸块的对向回焊，而产生成一体且无(或实际上无)硅填充料432的焊锡接点。
以另一方法说明，于预上锡膏二氧化硅填充料421回焊期间导电凸块411亦会回焊，在此导电凸块411由一适当的焊锡材料组成，例如锡铅合金，无铅的锡基合金。当预上锡膏回焊时芯片410的导电凸块亦会回焊，熔化的导电凸块411往下流，而与熔化的预上锡膏422流向完全相对，更将预上锡膏422与导电凸块411的连接减慢。因此将预上锡膏432有效地由焊锡接点440中移除或消除，为达成本发明的主要目的。
在非流动性填充底胶技术的填胶材料430回焊时，为减少熔化的预上锡膏422及芯片410的(熔化的)导电凸块间的表面张力，该填胶材料430最好含流体成分。填胶材料430于回焊期间亦会变硬。因预上锡膏322已回焊，使焊锡接点440的尖顶不再存在。因此，焊锡接点440并无先前技术中覆晶系统及制程中应力集中的损害。
由提供的叙述中可了解，本发明概括的方向是利用一制程达成提供或形成预上锡膏于基材的焊垫上，其中预上锡膏的轮廓为逐渐变小成一点。另外，在利用填充底胶材料(含二氧化硅填充料)后，利用预上锡膏对准芯片的导电凸块的点，以附着于覆晶封装的基材装置上。之后，回焊制程使一缓慢熔化及回焊的预上锡膏进入该对准的导电凸块。此缓慢回焊，使呈锥形的预上锡膏产生成一体且无(或实际上无)二氧化硅填充料的焊锡接点。
权利要求
1.一种覆晶封装制程，包含至少下列步骤提供一基材，该基材上具有一至少露出部分于表面的导电焊垫；形成一凸出于该导电焊垫上且呈锥形的预上锡膏；于该基材上形成一具有二氧化硅填充料的填胶材料；将一具有导电凸块的芯片附着于该基材上，其中该导电凸块对准该预上锡膏；以及回焊该预上锡膏以连结该导电凸块与该导电焊垫，形成一焊锡接点。
2.根据权利要求1所述的覆晶封装制程，其中该预上锡膏包含锡铅合金或无铅的锡基合金。
3.根据权利要求1所述的覆晶封装制程，其中该填胶材料是以点胶的方式形成于该基材上。
4.根据权利要求1所述的覆晶封装制程，其中该导电凸块包含焊锡，金，铜，具有焊锡涂层的金，或具有焊锡涂层的铜。
5.根据权利要求4所述的覆晶封装制程，其中该焊锡包含锡铅合金或无铅的锡基合金。
6.根据权利要求1所述的覆晶封装制程，其中该导电凸块包含锡铅合金或无铅的锡基合金更于回焊预上锡膏时同时被回焊。
7.一种覆晶封装制程，包含下列步骤提供一基材，该基材上具有一至少露出部分于表面的导电焊垫；提供一不沾焊料的印刷网版，其中定义有一反向漏斗形开口；且该反向漏斗形开口具有一顶部开口及底部开口；使该基材及该印刷网版相接触，其中该反向漏斗形开口的底部开口位于该导电焊垫上；透过该反向漏斗形的顶部开口形成一焊锡膏覆盖于该导电焊垫上；回焊该焊锡膏以形成锥形的一预上锡焊；分离该印刷网版及该基材；形成一具有二氧化硅填充料的填胶材料于该基材上；将具有导电凸块的芯片附着于该基材上，且其中该导电凸块对准于该预上锡膏；以及回焊该预上锡膏以将该导电凸块及该导电焊垫完整接合。
8.根据权利要求7所述的覆晶封装制程，其中该预上锡膏包含锡铅合金或无铅的锡基合金。
9.根据权利要求7所述的覆晶封装制程，其中该填胶材料是以点胶的方式形成于该基材上。
10.根据权利要求7所述的覆晶封装制程，其中该导电凸块包含焊锡，金，铜，具有焊锡涂层的金，或具有焊锡涂层的铜。
11.根据权利要求10所述的覆晶封装制程，其中该焊锡包含锡铅合金或无铅的锡基合金。
12.根据权利要求7所述的覆晶封装制程，其中该导电凸块包含锡铅合金或无铅的锡基合金更于回焊预上锡膏时同时被回焊。
13.根据权利要求7所述的覆晶封装制程，其中该印刷网版包含不锈钢或涂覆有不沾焊料的材料的金属材料。
14.根据权利要求7所述的覆晶封装制程，其中该焊锡膏由网版印刷形成。
15.一基材，适用于覆晶封装制程，以减少一芯片与该基材间焊锡接点的二氧化硅填充料污染，其特征在于所述基材包含一导电焊垫，设于该基材上；以及一预上锡膏物，自该基材的导电焊垫上方伸出且呈锥形。
16.根据权利要求15所述的基材，其特征在于该导电焊垫为NSMD型或SMD型。
17.根据权利要求15所述的基材，其特征在于该预上锡膏包含锡铅合金或无铅的锡基合金。
18.一不沾焊料的印刷网版，用于覆晶封装制程以减少在芯片与基材间的焊锡接点过程中二氧化硅填充料上的污染物，其特征在于所述印刷网版包含一反向漏斗形间隙，其具有一顶部开口；以及一大于顶部开口的底部开口。
19.根据权利要求18所述的不沾焊料的印刷网版，其特征在于该印刷网板包含涂上一层不沾焊料材料的不锈钢或金属材料。
全文摘要
本发明揭示一形成填充底胶的覆晶封装制程及其所使用的基材及不沾焊料的印刷网版。所述覆晶封装制程包含提供一基材，该基材上具有完全或至少露出部分于表面的导电焊垫，形成一自基材伸出且呈锥形的预上锡膏于导电焊垫上方，接着形成一含二氧化硅填充料的填胶材料于基材上，提供含导电凸块的芯片，将芯片附着于基材上，接着回焊该预上锡膏以完整地附着导电凸块及导电焊垫，借此更硬化该填胶材料。当该芯片接合于基材时导电凸块会对准于预上锡膏。
文档编号H05K3/12GK1574255SQ200310115459
公开日2005年2月2日 申请日期2003年11月26日 优先权日2003年5月22日
发明者苏昭源 申请人:台湾积体电路制造股份有限公司