专利名称：T型传输线拓朴布线架构的制作方法
技术领域：
本发明涉及一种传输线拓朴布线架构，特别是涉及一种在高速电路中北桥芯片与DDR连接器在主机板上互连的传输线拓朴布线架构。
背景技术：
电子技术的发展使得IC(集成电路)的工作速度越来越快，频率越来越高，当信号的互连延迟大于边沿信号翻转阈值时间的20％时，PCB(印刷电路板)上信号线就会呈现出传输线效应，即联机不再是显示集总参数的单纯的导线，而是呈现出分布的参数效应，这就是高速设计。
随着半导体工艺的发展，高速设计成为产品设计中的一个重要环节，与传统的设计比较，高速设计要更多地考虑到信号完整性问题，而高速设计所面临的过冲(overshoot)、下冲(under shoot)、振铃(ringing)、延迟和单调性等信号完整性问题，将成为传统设计的一个瓶颈。在高速印刷电路板上，一条导线已经不再是单纯的导线，而须当作传输线看待，按照传输线理论来处理。当信号在高速PCB上沿传输线传输时遇到阻抗不匹配，将有部分能量从阻抗不连续点沿传输线传回，造成反射现象。
图1为现有的菊花链(Daisy Chain)型拓朴布线架构的北桥芯片与两DDR插槽互连的示意图，北桥芯片10通过一条传输线12先连接到第一DDR插槽20后再连接至第二一DDR插槽30，其中，第二DDR插槽30相对于第一DDR插槽20来说多了一段传输线14，如果传输线14的长度足够长，当信号在高速PCB上沿传输线传输时则会出现传输线效应，造成阻抗不区配的问题。为解决此阻抗不区配的情况，现有技术一般采用在第二DDR插槽30连接点的末端设有一连接至电源VTT的终端电阻40，如此固然可以解决信号阻抗不匹配的情况，但增加一个终端电阻40在目前主机板的利润空间本已十分微薄的情况下会使主机板的整体成本上升。
因此，如何提供一种可以有效的解决传输线效应的布线架构且不会使整体成本上升的设计已经成为人们研究的课题。
发明内容本发明的目的在于提供一种在无终端电阻情况下仍能有效降低传输线效应的传输线拓朴布线架构。
为了解决现有技术的上述技术问题，根据本发明的一个方案，一种T型传输线拓朴布线架构，应用于北桥芯片与一第一连接器插槽及一第二连接器插槽的连接上，所述第一连接器插槽与所述第二连接器插槽分别连接于T型传输线拓朴布线架构的同一边的两末端，所述芯片连接于T型传输线拓朴布线架构另一边的末端，所述第一连接器插槽与第二连接器插槽的传输线等阻抗地相连于一联结点后连接至芯片中。
采用上述T型传输线拓朴布线架构的实施方案，可达成在无终端电阻的情况下仍然可以有效解决传统布线架构中的串扰和过冲等传输线效应问题，提高信号的传输品质，并降低元件的数量，降低成本。
图1是现有菊花链型拓朴布线架构的北桥芯片与两DDR插槽互连的示意图。
图2是本发明T型传输线拓朴布线架构的北桥芯片与两DDR插槽互连的示意图。
图3是根据图2的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的地址线仿真波形比较图。
图4是根据图2的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的写数据仿真波形比较图。
图5是根据图2的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的读数据仿真波形比较图。
具体实施方式下面结合附图及具体实施例对本发明作进一步的详细说明。
请参考图2，其为本发明T型传输线拓朴布线架构的北桥芯片与两DDR插槽互连的示意图。图中，北桥芯片100通过一传输线112、114、116分别与一第一DDR插槽120、一第二DDR插槽130相连接，其中，传输线112、114、116成T型布线架构，第一DDR连接器插槽120与第二DDR连接器插槽130分别位于T型传输线拓朴布线架构的同一边的两末端，第一DDR连接器插槽120与传输线114连接，第二DDR连接器插槽130与传输线116连接，芯片100位于T型传输线拓朴布线架构另一边末端，与传输线112连接，传输线112、114、116分别交叉于一联结点160，即第一DDR连接器插槽120经传输线114后与第二DDR连接器插槽130经传输线116后相连于一联结点160，且该第一DDR连接器插槽120到联结点160间的传输线114距离与第二DDR连接器插槽130到联结点160间的传输线116距离相等，保持信号的完整性。该第一DDR连接器插槽120到联结点160间的传输线114的阻抗与第二连接器插槽130到联结点160间的传输线116的阻抗是相等的，并且等于联结点160到芯片100间的传输线112的阻抗的两倍，消除联节点160阻抗不连续。
请一并参考图3，其为根据图的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的地址线仿真波形比较图。图中，波形1代表的是采用T型传输线拓朴布线架构的波形，波形2代表的是采用菊花链型拓朴布线架构的波形。由图3可以看出，在无终端电阻的情况下，采用本发明T型传输线拓朴布线架构的DDR连接器插槽与北桥芯片的传输线信号与传统菊花链型拓朴布线架构的DDR插槽与北桥芯片的传输线信号在地址线信号方面相比，两者所达成的效果基本相同。
请一并参考图4，其为根据图2的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的写数据仿真波形比较图。图中，波形3代表的是采用T型传输线拓朴布线架构的波形，波形4代表的是采用菊花链型拓朴布线架构的波形。由图4可以看出，在无终端电阻的情况下，采用本发明T型传输线拓朴布线架构的DDR连接器插槽与北桥芯片的传输线信号与传统菊花链型拓朴布线架构的DDR插槽与北桥芯片的传输线信号在写数据方面相比，两者所达成的效果基本相同。
请一并参考图5，其为根据图2的T型传输线拓朴布线架构与根据图1的菊花链型拓朴布线架构的读数据仿真波形比较图。图中，波形5代表的是采用T型传输线拓朴布线架构的波形，波形6代表的是采用菊花链型拓朴布线架构的波形。由图5可以看出，在无终端电阻的情况下，采用本发明T型传输线拓朴布线架构的DDR连接器插槽与北桥芯片的传输线信号与传统菊花链型拓朴布线架构的DDR插槽与北桥芯片的传输线信号在数据读取方面相比，采用T型传输线拓朴布线架构的连接方式则略逊于传统菊花链型传输线拓朴布线架构的连接方式，但也在原设计规范的要求之内。
综上所述，采用T型传输线拓朴布线架构的DDR连接方式在无终端电阻的情况下，基本上保持与原来采用菊花链型传输线拓朴布线架构的DDR连接方式的整体功能。
在以上施实例中，在北桥芯片与第一DDR连接器插槽、第二DDR连接器插槽的连接方式中采用T型传输线拓扑布线架构，但本发明绝不仅仅限于此，本印刷电路板的布线架构还可以应用到其它的单驱动器到多接收器的电路架构中。
权利要求
1.一种T型传输线拓朴布线架构，应用于北桥芯片与一第一连接器插槽及一第二连接器插槽的连接上，其特征在于所述第一连接器插槽与所述第二连接器插槽分别连接于T型传输线拓朴布线架构的同一边的两末端，所述芯片连接于T型传输线拓朴布线架构另一边末端，所述第一连接器插槽与第二连接器插槽的传输线等阻抗地相连于一联结点后连接至芯片中。
2.如权利要求1所述的T型传输线拓朴布线架构，其特征在于所述分别连接于第一连接器插槽与第二连接器插槽到联结点间的传输线阻抗是联结点到芯片间的传输线阻抗的两倍。
3.如权利要求1所述的T型传输线拓朴布线架构，其特征在于所述第一连接器插槽到联结点间的距离与第二连接器插槽到联结点间的距离是相等。
4.如权利要求2所述的T型传输线拓朴布线架构，其特征在于所述第一连接器插槽与第二连接器插槽均为DDR内存插槽。
5.如权利要求2所述的T型传输线拓朴布线架构，其特征在于所述第一连接器插槽与第二连接器插槽均为DDR内存插槽。
全文摘要
本发明是揭露一种T型传输线拓朴布线架构，是用于连接一芯片与一第一连接器插槽与一第二连接器插槽间，所述第一连接器插槽与所述第二连接器插槽分别连接于T型传输线拓朴布线架构的同一边的两末端，所述芯片连接于T型传输线拓朴布线架构另一边的末端，所述第一连接器插槽与第二连接器插槽的传输线等阻抗地相连于一联结点后连接至芯片中。采用上述T型传输线拓朴布线架构，可以有效解决传统布线架构中的串扰和过冲等传输线效应问题，提高信号的传输品质。
文档编号H05K3/46GK1798470SQ20041009189
公开日2006年7月5日 申请日期2004年12月25日 优先权日2004年12月25日
发明者许寿国, 周杰, 朱翔, 胡红梅 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司