专利名称：线路嵌合于介电层的无芯板薄型基板及其制造方法
技术领域：
本发明是有关于多层电路板，特别是有关于一种线路嵌合于介电层的无芯板薄型基板及其制造方法。
背景技术：
在各类电子产品中都会使用到多层电路板作为电性信号传导、电源供应、接地的连接。随着电子产品的微小化发展趋势，希望多层电路板能越来越薄且线路密集化。通常多层电路板依其制程可区分为迭合式(lamination)与增层式(build-up)。
所谓迭合方式是将数个由核心层(core layer)与表面线路层所构成的电路板，经过热层合(thermal lamination)步骤，结合成多层电路板，并且在该些电路板之间是设有一未完全聚合的绝缘层。所谓增层方式是在一包含核心层与表面线路层的电路板上逐层印刷形成绝缘层与电镀形成线路层。无论是迭合式或增层式皆需要以至少一包含核心层的电路板作为迭合单体或增层载体，因此多层电路板会有较厚的厚度。并且由于核心层的表面是为一不平坦表面，因此使得形成在核心层上的线路层，亦会发生不平坦的情形，且在逐层形成多层的核心层、绝缘层与线路层后，多层电路板的厚度无法控制，且会造成多层电路板的表面不平坦。
如台湾专利证号1236324号“电路板绝缘层结构及利用该绝缘层形成电路板的制法”已揭示有相关的迭合式多层电路板与增层式多层电路板。另，台湾专利公告第585016号“多层印刷电路板的增层法及其结构”则揭示一种混用增层与迭合方式制成的多层印刷电路板，然在上述已知的多层电路板结构中皆须使用核心层，且线路皆是浮凸于核心层的表面上，对于电路板的薄化与平坦化设计具有不利的影响。
图1是一种习知迭合式多层电路板的截面示意图。该多层电路板100是由数个核心基板110热迭合组成，在该些核心基板110之间是设有绝缘层120。每一核心基板110是包含有核心层111以及数个凸设于该核心层111的一上表面及一下表面的线路层112、113，在核心基板110中，利用导通孔114电性连接同一核心基板110线路层112、113。在热迭合过程中，该绝缘层120是为未完全聚合材料层(即B阶段)，以黏接该些核心基板110，并且该绝缘层120是会流动以填满内层线路层112、113与该些导通孔114的空隙。然用以电性绝缘不同核心基板110的该绝缘层120厚度无法控制。此外，习知热迭合作业仅达到不同核心基板110的机械黏合，在热迭合之后，不同核心基板110间仍无电性连接关是，须另进行一贯穿孔形成步骤，以形成适当的一贯通孔130，该贯通孔130是贯穿该些核心基板110与该绝缘层120，并在该贯通孔130内电镀一金属层，以电性连接该些核心基板110，最后在该些核心基板110的外侧表面各形成一焊罩层140(solder mask)，以形成该多层电路板100。由于，习知迭合式的该多层电路板100因制造流程繁复，因此导致制作成本提高，且具有较厚厚度。
发明内容
本发明的主要目的是在于提供一种线路嵌合于介电层的无芯板薄型基板及其制造方法，该基板是利用嵌合有数个线路的数个第一图案化介电层与至少一嵌合有数个导通组件的第二图案化介电层加以组成，其中该第二图案化介电层是设置于该些第一图案化介电层之间，并以该些导通组件电性导通该些第一图案化介电层的该些线路，以省略习知热层合之后的贯通孔制程且具有更加薄化与平坦化的外观。
本发明的次一目的是在于提供一种线路嵌合于介电层的无芯板薄型基板、制造方法及其线路嵌合结构，其中该些第一图案化介电层是可为负像(negative image)的喷墨打印层，其图案影像与同层的该些线路为相反，以使该些线路嵌合于该些第一图案化介电层，并且该些第一图案化介电层的厚度是与嵌合于该些第一图案化介电层的该些线路的厚度为一致，以使该些线路能平坦地裸露于该些第一图案化介电层的一上表面及一下表面，以利在进行热层合(thermal lamination)时电性连接该些线路与该些导通组件而不需要使用习知的核心层进行繁复的基板制程步骤。
依据本发明，一种线路嵌合于介电层的无芯板薄型基板主要包含数个嵌合有线路的第一图案化介电层以及至少一嵌合有导通组件的第二图案化介电层。其中，该第二图案化介电层是设置于该些第一图案化介电层之间，并经热层合，以使该些导通组件电性导通该些第一图案化介电层的该些线路。故能省略习知热层合之后的贯通孔制程且具有更加薄化与平坦化的外观。
图1是习知迭合式多层电路板的截面示意图。
图2是依据本发明的一具体实施例，一种线路嵌合于介电层的无芯板薄型基板的截面示意图。
图3A至3C是依据本发明的一具体实施例，该无芯板薄型基板的其中一嵌合有线路的第一图案化介电层于喷墨打印过程中的截面示意图。
图4A至4B是依据本发明的一具体实施例，该无芯板薄型基板的其中一嵌合有导通组件的第二图案化介电层于形成过程中的截面示意图。
图第5A至5B是依据本发明的一具体实施例，该无芯板薄型基板于热层合过程中的截面示意图。
主要组件符号说明100多层电路板110核心基板 111核心层 112线路层113线路层 114导通孔120绝缘层 130贯通孔 140焊罩层200无芯板薄型基板210第一图案化介电层 211线路 212互连垫213第一外接垫 214上表面 215下表面216裸露面220第二图案化介电层
221导通组件 222上表面 223下表面230第三图案化介电层 231第二外接垫241第一焊罩层 242第二焊罩层251第一电镀层 252第二电镀层310载体 320载体具体实施方式
本发明的一实施例说明如下。如图2所示，一种线路嵌合于介电层的无芯板薄型基板200是主要包含数个第一图案化介电层210以及至少一第二图案化介电层220，该第二图案化介电层220是设置于该些第一图案化介电层210之间。
每一第一图案化介电层210是嵌合有数个线路211，该些线路211可连接至数个亦为嵌合于该些第一图案化介电层210内的互连垫212。此外，位于其中最外侧的第一图案化介电层210则嵌合有数个连接该些线路211的第一外接垫213。由于该些线路211、该些互连垫212及该些第一外接垫213是嵌入于该些第一图案化介电层210，因此使得该些第一图案化介电层210具有较为平坦的一上表面214与一下表面215。为了准确形成上述嵌入式线路211，较佳地，该些第一图案化介电层210是可为负像(negative image)的喷墨打印层，其图案影像与位于同一层的该些线路211相反，其材质可选用PI(聚醯亚胺)、PET等未聚合前的非导电油墨或是非导电胶，并具有多阶熟化特性为较佳。而该些线路211、该些互连垫212及该些第一外接垫213则可为一正像(positive image)的喷墨打印层，其材料可选用导电油墨，而导电油墨是可由高含量的细微导电粒子与如树脂类的聚合剂所组成，其中导电粒子是可选用银粉、铜粉、碳粉或其它导电性聚合物等等。该些第一图案化介电层210的厚度是与其嵌合于该些第一图案化介电层210的该些线路211、该些互连垫212及该些第一外接垫213的厚度一致，厚度值约介于8～50微米，以使得该些线路211、该些互连垫212与该些第一外接垫213能裸露于该些第一图案化介电层210的该上表面214与该下表面215(如第3C图所示的裸露面216)，以利上、下层电性导接。
该第二图案化介电层220是嵌合有数个导通组件221，该些导通组件221是电性导通该些第一图案化介电层210的该些线路211。该些导通组件221可选自于导体栓、镀通孔与内连接垫的其中之一，若是选用镀通孔则以导电油墨填满孔隙为较佳，该些导通组件是裸露于该第二图案化介电层220的一上表面222及一下表面223。该些导通组件221的材质可为导电油墨或导电金属。在本实施例中，该些导通组件221可为嵌入型态，而该第二图案化介电层220亦可嵌合有其它线路(图未绘出)，但该些线路应与该第一图案化介电层210的该些线路211为不连接、交错或重迭，以防短路。较佳地，该第二图案化介电层220是为一负像的喷墨打印层，以准确定义该些导通组件221的位置与尺寸，使得该些导通组件221能对准于该些第一图案化介电层210的该些互连垫212或该些第一外接垫213。该第二图案化介电层220是可选用非导电油墨或非导电胶(NCP or NCF，Non-Conductive Paste/Film)。较佳地，第二图案化介电层220是可为非导电胶，其固化收缩性可增进该些导通组件221对于对应该些第一图案化介电层210的该些互连垫212或该些第一外接垫213的电性接触。
该无芯板薄型基板200可另包含有第一焊罩层241，其是形成于最外层的该些第一图案化介电层210上，并至少局部显露该些第一外接垫213，第一电镀层251是形成于该些第一外接垫213的一显露表面。较佳地，该无芯板薄型基板200可另包含有一第三图案化介电层230，其是位于该第二图案化介电层220的一外侧面并嵌合有数个第二外接垫231。而一第二焊罩层242是形成于该第三图案化介电层230，并至少局部显露该些第二外接垫231。并以一第二电镀层252是形成于该些第二外接垫231的显露表面。
因此，该无芯板薄型基板200不需要核心层且无浮凸的线路，具有更加薄化与平坦化的外观。此外，相较于传统层合式多层电路板，该无芯板薄型基板200于热层合的时即可达到机械黏合与上下层电性导通，无需再热压合之后进行贯通孔形成作业，具有制程简化与降低制造成本的功效，且在线路的布局与设计上有更大的空间与弹性。
该无芯板薄型基板200的制造方法说明如下如图3A所示，将一第一图案化介电层210以喷墨打印方式形成于载体310上，该第一图案化介电层210是为负像(negative image)的喷墨打印层，其中该载体310是可较佳为一热释放胶膜(thermal release film)，以利后制程的剥离。在喷墨打印时，该第一图案化介电层210是为A阶段可液态涂覆，随即预烘烤以达到部分聚合，使得该第一图案化介电层210成为B阶段特性。如图3B所示，可利用喷墨打印方式形成数个线路211，该些线路211是为一正像(positive image)的喷墨打印层，其是嵌合于该第一图案化介电层210的空隙内。接着，如图3C所示，移除该载体310，以形成嵌合有该些线路111的该第一图案化介电层210。因此藉由上述制程可制造具有各式线路变化的图案化介电层。
如图4A所示，第二图案化介电层220是以喷墨打印方式形成于另一载体320上，该第二图案化介电层220是负像(negative image)的喷墨打印层。如图4B所示，形成数个导通组件221于该第二图案化介电层220的空隙内。再移除该载体320，以形成嵌合有该些导通组件221的该第二图案化介电层220。
如图5A所示，在一加热与施压的环境下，热层合(thermal lamination)该些第一图案化介电层210与该第二图案化介电层220，其中该第二图案化介电层220是设置于该些第一图案化介电层210之间。如图5B所示，可使该些第一图案化介电层210与该第二图案化介电层220为完全聚合。且藉由该些导通组件221电性导通该些第一图案化介电层210的该些线路211。最后，形成上述该焊罩层241、242与该些电镀层251、252即可制成该无芯板薄型基板200。
本发明的保护范围当视权利要求范围所界定者为准，任何熟知此项技艺者，在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。
权利要求
1.一种线路嵌合于介电层的无芯板薄型基板，包含数个第一图案化介电层，其是嵌合有数个线路；以及至少一第二图案化介电层，其是嵌合有数个导通组件；其中，该第二图案化介电层是设置于该些第一图案化介电层之间，该第二图案化介电层的该些导通组件是电性导通该些第一图案化介电层的该些线路；所述第一图案化介电层的厚度是与其对应嵌合的该些线路的厚度一致。
2.如权利要求1所述的线路嵌合于图案化介电层的无芯板薄型基板，其中该些线路是裸露于该些第一图案化介电层的上表面及下表面；该些导通组件是裸露于该第二图案化介电层的上表面及下表面。
3.如权利要求1所述的线路嵌合于图案化介电层的无芯板薄型基板，其中该第二图案化介电层是为非导电胶；还包括一焊罩层，其是形成于最外层的该些第一图案化介电层，并至少局部显露该些外接垫；一电镀层，其是形成于该些外接垫。
4.如权利要求1所述的线路嵌合于图案化介电层的无芯板薄型基板，其中最外层的该些第一图案化介电层是更嵌合有数个连接该些线路的外接垫。
5.如权利要求1所述的线路嵌合于图案化介电层的无芯板薄型基板，另包含有一第三图案化介电层，其是位于该第二图案化介电层的一外侧面并嵌合有数个外接垫；还包括一焊罩层，其是形成于该第三图案化介电层，并至少局部显露该些外接垫；一电镀层，其是形成于该些外接垫。
6.一种线路嵌合于介电层的无芯板薄型基板的制造方法，包含提供数个第一图案化介电层，其是嵌合有数个线路；提供至少一第二图案化介电层，其是嵌合有数个导通组件；以及热层合该些第一图案化介电层与该第二图案化介电层，其中该第二图案化介电层是设置于该些第一图案化介电层之间，并使该些导通组件电性导通该些第一图案化介电层的该些线路。
7.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该些第一图案化介电层是以负像喷墨打印方式形成于一载体上。
8.如权利要求7所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该载体是为热释放胶膜。
9.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该些线路是以正像喷墨打印方式形成于该第一图案化介电层。
10.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该第二图案化介电层是以喷墨打印方式形成。
11.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该些导通组件是裸露于该第二图案化介电层的上表面及下表面。
12.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中该第二图案化介电层是非导电胶。
13.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，其中最外层的该些第一图案化介电层是更嵌合有数个连接该些线路的外接垫；还包括形成一焊罩层于最外层的该些第一图案化介电层，并至少局部显露该些外接垫；形成一电镀层于该些外接垫。
14.如权利要求6所述的线路嵌合于介电层的无芯板薄型基板的制造方法，另包含提供一第三图案化介电层，其是位于该第二图案化介电层的一外侧面并嵌合有数个外接垫；还包括形成一焊罩层于该第三图案化介电层，并至少局部显露该些外接垫形成一电镀层于该些外接垫。
全文摘要
一种线路嵌合于介电层的无芯板薄型基板，主要包含数个嵌合有线路的第一图案化介电层以及至少一嵌合有导通组件的第二图案化介电层。该第二图案化介电层是设置于该些第一图案化介电层之间，并经热层合(thermal lamination)，以使该些导通组件电性导通该些第一图案化介电层的该些线路，以省略习知热层合之后需进行贯通孔制程，并且该基板将具有更加薄化与平坦的外观。在一实施例中，该些第一图案化介电层是为负像的喷墨打印层，且该些线路裸露于该些图案化介电层的一上表面及一下表面。
文档编号H05K1/02GK101022695SQ20071008969
公开日2007年8月22日 申请日期2007年3月27日 优先权日2007年3月27日
发明者王建皓 申请人:日月光半导体制造股份有限公司