封装基板的制造方法

文档序号:8015693阅读:296来源:国知局
专利名称:封装基板的制造方法
技术领域
本发明涉及一种封装基板的制造方法。
背景技术
近来,尽管IC的尺寸减小了,但引线的数目却增加了。为了解决该问题,封装基板(诸如BGA(球栅阵列)和CSP(芯片级封装))的使用近来很普遍。在该封装基板中,在使用焊球的帮助下,可以将基板制成得具有更高的密度。因此,封装基板可以有效地应用于安装半导体芯片。
在封装基板中,在很多情况下,镀金应用于与半导体芯片连接的球焊盘或粘接指(bonding finger)等(称为“焊盘”),用于改进电连接,并且为了完成该镀层,在基板上形成有镀层引线。
图1是根据现有技术的使用镀层引线的印刷电路板的制造示图。在图1中,示出了印刷电路板的制造方法,并且该制造方法如下所述。
制备用于制造印刷电路板的铜箔层压板(步骤1)。之后,形成孔,以便连接所准备的铜箔层压板的顶部和底部(步骤2)。通常,可以使用钻孔机来形成孔。然后,对该孔进行喷镀(步骤3)。电连接铜箔的顶部和底部。在步骤4中,层压干膜,并进行曝光、显影、和蚀刻,以形成电路图案。这是使用削减法形成电路图案的方法。之后,通过化学镀在印刷电路板上形成晶种层(步骤5)。晶种层的部分将成为镀层引线。在步骤6中,仅对将不会成为镀层引线的部分进行显影。当通过弱蚀刻去除附着在印刷电路板整个表面上方的晶种层并剥离干膜之后,形成具有镀层引线的电路图案(步骤7、8)。
然后,涂上干膜并将待镀金的部分进行显影(步骤9)。使用已经形成的镀层引线对这些部分镀镍和金(步骤10)。在剥离干膜(步骤11)之后,通过弱蚀刻去除薄镀层引线(步骤12)。在涂覆阻焊剂(步骤13)并仅对镀金部分显影之后,完成产品的制造(步骤13、14)。
但是,通过现有技术形成镀层引线,对电路的密度造成限制。而且,需要在喷镀之后去除镀层引线的附加工艺,而且镀层引线残留会产生信号噪声。

发明内容
本发明的一方面在于提供一种封装基板的制造方法,该方法不使用镀层引线。
从包含附图和权利要求的以下描述中,本发明的其它方面和优点将变得显而易见且更容易理解,或者可以从本发明的实践中获知。
一种封装基板的制造方法,所述封装基板用于通过将电子器件的电极连接至焊盘而安装电子器件,该方法包括(a)制造埋入式图案基板,该基板具有埋入到绝缘层中的电路图案和焊盘,且具有层压在绝缘层上的晶种层;(b)将干膜层压到晶种层上,并去除焊盘上侧的晶种层和干膜;(c)使用剩余的晶种层作为镀层引线,进行表面处理;以及(d)去除剩余的晶种层和干膜,使得电路图案露出。
该步骤(a)包括(a1)将晶种层层压到载板(carrier board)上;(a2)在晶种层上形成电路图案和焊盘;(a3)将载板层压到绝缘层上,使得载板的电路图案和焊盘埋入到绝缘层中;以及(a4)去除载板。


从下面结合附图对实施例的描述,本发明总发明构思的这些和/或其它方面和优点将变得显而易见且更容易理解,附图中图1是根据现有技术的使用镀层引线的印刷电路板的制造示图;图2是根据本发明实施例的封装基板的生产流程图;图3是根据本发明实施例的封装基板的制造示图。
具体实施例方式
下面将参照附图更详细地描述根据本发明的封装基板的制造方法的实施例。在参照附图的描述中,与图号无关,相同或相关的那些部件以相同的参考标号表示,并省略重复的描述。
图2是示出了根据本发明实施例的封装基板的制造方法的流程图。图3是封装基板的制造示图。参照图3,示出了载板31、晶种层32、干膜33a、33b和33c、电路图案34、焊盘35、绝缘层36、通孔37、化学镀层38a、以及填充镀层38b。
图2的S21是制造埋入式图案基板的操作,其中,将焊盘35和电路图案34埋入到绝缘层36中,并将晶种层32层压到绝缘层36上。S21对应于图3的(a)至(e)。图3的步骤(a)是将晶种层32层压到载板31上的操作。载板31起到支撑晶种层32的作用,并将通过另一步骤被顺序去除。通常,载板31由金属制成。临时用来形成电路图案34和焊盘35的晶种层32也通过化学镀形成。该实施例使用两个载板31,用于在绝缘层36的表面上形成两个电路图案34。
图3的步骤(b)是用于半加成(semi-additive)操作的将干膜33a层压到晶种层32上以及去除将成为电路图案34和焊盘35的干膜33a的操作。干膜33a是感光性的,因此被光线所硬化。所以,在将干膜33a层压到晶种层32上之后,露出除将成为电路图案34和焊盘35的部分以外的晶种层部分。在对干膜33a显影之后,露出晶种层32的将成为电路图案34和焊盘35的部分,如图3的(b)中所示。
图3的步骤(c)是形成电路图案34和焊盘35的操作。在图3的(b)中对晶种层32的上侧进行喷镀。当余下的干膜33a被去除时,就得到了图3(c)中所示的结构。
图3的步骤(d)是设置载板31的操作,电路图案34和焊盘35关于绝缘层36对称地形成在载板上。此时,电路图案34和焊盘35面朝绝缘层36,使得电路图案34和焊盘35埋入。预浸料坯(prepreg)可以用于绝缘层36。
图3的步骤(e)是在载板31全体层压在绝缘层36上之后去除载板31的操作。当除去载板31之后,露出晶种层32,如图3的(e)中所示。而且,将层叠在晶种层32上的电路图案34和焊盘35埋入到绝缘层36中,如图3的(e)中所示。
图3的操作(f)至(i)是用于形成用于电连接电路图案34的上层和下层的通孔37。首先,通过钻孔机或激光器来打出通孔37。之后,在通孔37中形成化学镀层38a,如图3的(g)中所示。为了喷镀通孔37的内部,在除通孔37之外的部分上施加干膜33b,如图3的(h)中所示。然后,通过电镀用填充镀层38b填充通孔37。图3的步骤(i)示出了在将填充镀层38b填充于通孔37中并去除干膜33b之后的形态。
图3的操作(j)至(m)用于在焊盘35上进行表面处理。层压干膜33c,如图3的(j)中所示。通过曝光和显影处理,干膜33c在待形成焊盘35的部位处开口。由于这种开口操作使得焊盘35上侧的晶种层32露出。图3的步骤(k)是用于去除开口部中的晶种层32的步骤。通过闪速蚀刻去除晶种层32。闪速蚀刻是比普通蚀刻温和的蚀刻工艺。由于去除了晶种层32,焊盘35被露出。图3的步骤(j)和(k)对应于图2的S22。图3的步骤(l)是喷镀焊盘35的步骤,对应于图3的S23。此时,还未被去除的晶种层32用作镀层引线。由于图3的(l)是横截面视图,可能看起来好像焊盘35与晶种层32是电断开的,但实际上,焊盘35和晶种层32是电连接的,从而当从外界供应电流时电流流过焊盘35。在该实施例中,焊盘35被镀金。
图3的步骤(m)是通过去除剩余的干膜33c和晶种层32而露出电路图案34的操作。之后,附加地进行用阻焊剂涂覆PCB表面和打开焊盘35的步骤。
如所述,根据本发明的实施例,由于不需要用于金涂覆的附加镀层引线,所以提高了电路设计中的自由度。由于可在原来会形成镀层引线的部分中进行附加的电路设计,所以在形成高密度电路产品方面也是有益处的。此外,通过防止镀层引线残留引起的信号噪声,可以改进封装基板的电特性。
而且,由于不需要形成镀层引线的步骤,所以提高了工艺的效率。
尽管上面的描述在应用于各个实施例时,已经指出了本发明的新颖性特征,但本领域技术人员将理解,在不背离本发明的范围的前提下,在所示的装置或工艺的形式和细节方面可以进行各种省略、替换和改变。因此,本发明的范围由所附权利要求限定,而不是由上面的描述限定。在权利要求等同物的意义和范围内的各种改变也包含在权利要求的范围内。
权利要求
1.一种封装基板的制造方法,所述封装基板用于通过将电子器件的电极连接至焊盘而安装所述电子器件,所述方法包括(a)制造埋入式图案基板,所述基板具有埋入到绝缘层中的电路图案和焊盘,且具有层压在所述绝缘层上的晶种层;(b)将干膜层压到所述晶种层上,并去除所述焊盘的上侧的所述晶种层和所述干膜;(c)使用剩余的晶种层作为镀层引线进行表面处理;以及(d)去除所述剩余的晶种层和干膜,从而露出所述电路图案。
2.根据权利要求1所述的方法,其中,所述步骤(a)包括(a1)将所述晶种层层压到载板上;(a2)在所述晶种层上形成所述电路图案和所述焊盘;(a3)将所述载板层压到绝缘层上,使得所述载板的所述电路图案和所述焊盘埋入到所述绝缘层中;以及(a4)去除所述载板。
全文摘要
本发明涉及一种封装基板的制造方法。用于通过将电子器件的电极连接至焊盘而安装电子器件的封装基板的制造方法包括(a)制造埋入式图案基板,该基板具有埋入到绝缘层中的电路图案和焊盘,且具有层压在绝缘层上的晶种层;(b)将干膜层压到晶种层上,并去除焊盘上侧的晶种层和干膜;(c)使用剩余的晶种层作为镀层引线,进行表面处理;以及(d)去除剩余的晶种层和干膜,使得电路图案露出。
文档编号H05K3/00GK101083214SQ20071009061
公开日2007年12月5日 申请日期2007年3月30日 优先权日2006年6月2日
发明者姜明杉, 柳济光, 朴正现, 金智恩, 郑会枸, 安镇庸 申请人:三星电机株式会社
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1