专利名称：配线电路基板的制作方法
技术领域：
本发明涉及在各种电气设备或电子设备中使用的配线电路基板。
技术背景在现有技术中，在各种电气设备或电子设备中使用有配线电路基 板(印刷配线基板)。为了实现电气设备和电子设备的小型化并减轻其 重量，配线电路基板上的配线图形在进行高密度化的同时，搭载在经 过了小型化和高密度化的配线电路基板上。近年来，如上所述，在配线电路基板的高密度化进展的同时，处 理信号也变成高频的数字信号。结果，有数字信号向相邻的配线图形泄漏(串扰crosstalk)或发生放射性干扰的情况。另外，提出了通过在配线电路基板的绝缘体的两面上分别形成导 电膜，抑制发生上述串扰和放射性干扰的方法(参照日本特开 2004-87627号)。然而，在上述现有技术的配线电路基板中，在配线图形和在绝缘 体上形成的导电膜之间的耦合电容增大。结果，特性阻抗大大降低， 数字信号的传送效率降低。发明内容本发明的目的是要提供可抑制串扰和放射性干扰的发生，并且可 抑制特性阻抗的降低的配线电路基板。根据本发明的一个方面的配线电路基板，其包括 具有一面和其他面的基底绝缘层；形成在基底绝缘层的一面上 的导体图形；按照覆盖导体图形的方式形成在基底绝缘层的一面上 的保护层；形成在基底绝缘层的其他面上的接地层；和形成在保护 层上，且比介电常数为10以上30以下的高介电常数绝缘层。在该配线电路基板中，导体图形形成在基底绝缘层的一面上。保
护层按照覆盖导体图形的方式形成在基底绝缘层的一面上。另一方 面，接地层形成在基底绝缘层的其他面上。高介电常数绝缘层形成在上述保护层上，且具有10以上30以下的比介电常数。利用这种结构，可抑制信号向相邻的导体图形泄漏(串扰)，并抑 制发生放射性干扰，可抑制特性阻抗的降低。因此，能够防止数字信 号的传送效率降低。高介电常数绝缘层优选包含树脂和高介电常数物质。在这种情况 下，可容易制作具有高介电常数的绝缘层。高介电常数绝缘层通过使高介电常数物质分散在树脂内而形成。在这种情况下，利用分散在树脂内的高介电常数物质的量，可控 制高介电常数绝缘层的比介电常数。高介电常数物质优选包含钛酸钡。在这种情况下，通过使用钛酸 钡，能够降低高介电常数物质的成本。树脂优选包含聚酰亚胺树脂或环氧树脂。基底绝缘层优选包含聚 酰亚胺树脂、环氧树脂、丙烯酸树脂或丁醛树脂。保护层优选包含环 氧树脂。导体图形优选包含数字信号传送用的配线图形。在这种情况下， 即使在利用配线图形传送数字信号的情况下，也可以抑制信号向相邻 的配线图形的泄漏(串扰)，抑制发生放射性干扰，可以可靠地抑制特 性阻抗的降低。因此，能够可靠地防止数字信号传送效率的降低。
图1为表示利用半添加法(semi-additive method)的配线图形形成 方法的一个例子的示意性工序截面图；图2为表示在基底绝缘层上形成多个配线图形后的工序的示意性 截面图；图3为表示比较例的配线电路基板的结构的示意性截面图。
具体实施方式
以下，参照
本发明的一个实施方式的配线电路基板。此 外，本实施方式的配线电路基板为挠性配线电路基板。
(1) 配线图形的形成方法作为配线图形的形成方法，使用一般的半添加法(semi-additive method )。图1为表示利用半添加法的配线图形形成方法的一个例子的示意 性工序截面图。如图l (a)所示，准备由例如聚酰亚胺薄膜制成的基底绝缘层l。 此外，也可以使用由环氧树脂、丙烯酸树脂或丁醛树脂制成的基底绝 缘层l。另外，基底绝缘层1的比介电常数例如大约为3.2 4.0。其次，如图1 (b)所示，在基底绝缘层1上利用溅射或无电解电 镀形成金属薄膜2。该金属薄膜2例如由镍(Ni)-铬(Ci:)构成的层 和铜(Cu)构成的层的层叠膜构成。其次，如图1 (c)所示，在金属薄膜2上利用干膜抗蚀剂(dry film resist)等形成与在后工序中形成的后述配线图形相反的图形的电镀抗 t虫齐U层(plating resist) 4。然后，如图1 (d)所示，在金属薄膜2的没有形成电镀抗蚀剂层 4的表面上，利用电解铜电镀形成配线图形3。接着，如图l (e)所示，利用剥离等除去电镀抗蚀剂层4。接着，如图1 (f)所示，除了配线图形3下的区域，利用化学腐 蚀除去金属薄膜2的由铜构成的层。此外，作为该化学腐蚀用的腐蚀 液，能够使用过氧化氢和硫酸的混合液。然后，除了配线图形3下的区域，利用化学腐蚀除去金属薄膜2 的由镍一铬构成的层。此外，作为该化学腐蚀用的腐蚀液，能够使用 盐酸和硫酸的混合液。如上这样，利用半添加法，在基底绝缘层1上形成多个配线图形3。 在本实施方式中，各个配线图形3传送高频的数字信号。(2) 配线图形形成后的工序接着，说明在本实施方式中，利用半添加法在基底绝缘层1上形 成多个配线图形3后的工序。图2为表示在基底绝缘层1上形成多个配线图形3后的工序的示 意性截面图。在图2和后述的图3中，省略了在基底绝缘层1和配线 图形3之间形成的金属薄膜2的图示。另外，在图2 (c)的下段表示 的配线电路基板10的俯视图的A-A线截面图为图2 (c)的上段的截 面图。如图2 (a)所示，在与形成有多个配线图形3的基底绝缘层1的 面(以下，称为第一面)相反侧的面(以下，称为第二面)上形成例 如由铜构成的接地层(groundlayer) 5。其次，如图2 (b)所示，在基底绝缘层1的第一面上，按照覆盖 多个配线图形3的方式，形成例如由包含环氧的树脂构成的覆盖绝缘 层6a。另外，在基底绝缘层1的第二面上，按照覆盖接地层5的方式， 形成例如由包含环氧的树脂构成的覆盖绝缘层6b。此外，覆盖绝缘层 6a、 6b的比介电常数例如大约为3.2 4.0。接着，如图2 (c)的上段所示，在覆盖绝缘层6a上，形成比介电 常数为例如10 30的高介电常数绝缘层7。这样，完成本实施方式的 配线电路基板10。高介电常数绝缘层7为使钛酸钡的等高介电常数物质分散在例如 由聚酰亚胺或环氧树脂构成的树脂内的层。高介电常数绝缘层7的比 介电常数可利用分散在上述树脂内的高介电常数物质的量进行控制。另外，高介电常数绝缘层7的厚度优选为10 50pm，更加优选为 15 30|xmo另外，高介电常数绝缘层7的宽度优选设定为覆盖从在与基底绝 缘层1的第一面上的一个侧边最接近的位置上形成的配线图形3至在 与另一侧边最接近的位置上形成的配线图形3为止的区域的值。另外， 高介电常数绝缘层7的长度优选设定为比各配线图形3的长度大。作为高介电常数绝缘层7的形成方法能够使用丝网印刷法、曝 光 显影处理法或利用分配器进行的涂布形成法。(3) 本实施方式的效果这样，在本实施方式中，在按照覆盖配线图形3的方式形成的覆 盖绝缘层6a上，形成高介电常数绝缘层7，由此，可抑制数字信号向 相邻的配线图形3的泄漏(串扰)和发生放射性干扰，可以抑制特性 阻抗的降低。(4) 其他实施方式基底绝缘层1的材料，不仅限于上述的例子，使用聚对苯二甲酸
乙二醇酯、聚醚腈或聚醚砜等其他绝缘材料也可以。配线图形3的材料不限于铜，使用铜合金、金或铝等其他金属材 料也可以。接地层5的材料不限于铜，使用铜合金、金或铝等其他金属材料 也可以。覆盖绝缘膜6a、 6b的材料不限于上述例子，使用聚酰亚胺、聚对 苯二甲酸乙二醇酯、聚醚腈或聚醚砜等其他绝缘材料也可以。高介电常数绝缘层7的高介电常数物质不限于钛酸钡，使用钛酸 铅等其他的钛酸盐、锆酸钡等锆酸盐、锆钛酸铅(PZT)等其他高介电 常数物质也可以。另外，高介电常数绝缘层7由高介电常数物质和树 脂的混合物形成也可以，或只由高介电常数物质形成也可以。 (5)权利要求的各构成要素与实施方式的各要素的对应以下，说明权利要求各构成要素和实施方式的各要素的对应的例 子，但本发明不限于下述的例子。在上述实施方式中，配线图形3为导体图形的例子，覆盖绝缘层 6a为保护层的例子，接地层(ground layer) 5为接地层的例子。作为 权利要求的各构成要素能够使用具有权利要求所述的结构或功能的其 他各种要素。 (实施例)以下，说明本发明的实施例和比较例。 (a)实施例在本实施例中，根据上述实施方式制造了配线电路基板10。本实 施例的配线电路基板10的详细情况如下。利用丝网印刷法，在覆盖绝缘层6a上形成高介电常数绝缘层7， 该高介电常数绝缘层为通过使比介电常数为3300的钛酸钡30体积％ 分散在比介电常数为3.3的聚酰亚胺中而得到的比介电常数为16的高 介电常数绝缘层。该高介电常数绝缘层7的厚度为20^im，宽度和长度 分别为10mm和20mm。另外，配线图形3的特性阻抗值为50 Q 。另外，利用TDR (Time Domain Reflectometry:时域反射)法，从 图中没有示出的连接器的输入端子部到输出端子部，测定特性阻抗值。 结果，与不形成高介电常数绝缘层7的情况(50Q)比较，特性阻抗
只降低3Q。(b) 比较例图3为表示比较例的配线电路基板的结构的示意性截面图。如图3所示，本比较例的配线电路基板20的结构与上述实施例的配线电路基板10的结构的不同点为，在覆盖绝缘层6a上形成厚度为10,的银膏层8代替高介电常数绝缘层7的方面。与上述实施例同样，利用TDR法，从图中没有示出的连接器输入端子部到输出端子部测定特性阻抗值。结果，与不形成银膏层8的情况(50Q)比较，特性阻抗降低30Q。(c) 评价从上述实施例和比较例可看出，通过在覆盖绝缘层6a上形成高介 电常数绝缘层7，可充分地抑制特性阻抗的降低。
权利要求
1、一种配线电路基板，其特征在于，包括具有一面和其他面的基底绝缘层；形成在所述基底绝缘层的一面上的导体图形；按照覆盖所述导体图形的方式形成在所述基底绝缘层的一面上的保护层；形成在所述基底绝缘层的其他面上的接地层；和形成在所述保护层上，且比介电常数为10以上30以下的高介电常数绝缘层。
2、 如权利要求l所述的配线电路基板，其特征在于 所述高介电常数绝缘层包含树脂和高介电常数物质。
3、 如权利要求2所述的配线电路基板，其特征在于 所述高介电常数绝缘层通过使所述高介电常数物质分散在所述树脂内而形成。
4、 如权利要求2所述的配线电路基板，其特征在于 所述高介电常数物质包含钛酸钡。
5、 如权利要求2所述的配线电路基板，其特征在于所述树脂包含聚酰亚胺树脂或环氧树脂。
6、 如权利要求l所述的配线电路基板，其特征在于-所述基底绝缘层包含聚酰亚胺树脂、环氧树脂、丙烯酸树脂或丁醛树脂。
7、 如权利要求l所述的配线电路基板，其特征在于所述保护层包含环氧树脂。
8、如权利要求l所述的配线电路基板，其特征在于 所述导体图形包含数字信号传送用的配线图形。
全文摘要
本发明涉及配线电路基板。在基底绝缘层的第一面上形成多个配线图形，在与第一面相反一侧的第二面上形成接地层。其次，按照覆盖多个配线图形的方式，在基底绝缘层的第一面上形成覆盖绝缘层。并且，按照覆盖接地层的方式，在基底绝缘层的第二面上形成覆盖绝缘层。接着，在覆盖绝缘层上形成例如比介电常数为10～30的高介电常数绝缘层。
文档编号H05K1/02GK101155466SQ20071016176
公开日2008年4月2日 申请日期2007年9月25日 优先权日2006年9月26日
发明者山崎奈都子, 本上满 申请人:日东电工株式会社