专利名称：半导体芯片封装及其设计方法
技术领域：
本发明是关于半导体芯片封装及其设计方法，特别是关于具有交错通孔
(stagger via)的半导体芯片封装及其设计方法。
背景技术：
图1为传统半导体芯片封装10的截面图。半导体芯片封装10主要包括 封装基板100以及芯片106。芯片106安装于封装基板100的顶面(top surface)102,并且芯片106具有多个焊垫(bonding pad)108 。多个手指 (finger)112以及导电线(conductive trace)114是用导电材料制成，其也安装于 封装基板100的顶面102。通过于封装基板IOO上钻孔，以及于孔中填充导 电材料，形成了通孔(via)116。每个悍线(Bonding wire)110的两端分别为一 个焊垫108以及一个手指112，芯片106的焊垫108电连接于手指112,然 后电连接于导电线114，然后电连接于通孔116。球焊垫(ball pad) 122以及 导电线124位于底面(bottom surface)104。附加于球焊垫122上的是焊接球 120。通过焊接球120的传导，球焊垫122,导电线124，以及芯片106可 以与外部装置电通信。每个焊接球120与任何对应的通孔116有较大的距离， 以致可以通过价格较低的制造程序来完成封装。传统的半导体芯片封装10 进一步包括位于顶面102上以及位于芯片106底部的顶部阻焊层(solder mask)101。顶部阻焊层101具有开口以将手指112暴露出来。半导体芯片封 装10可以进一步包括位于底面104的底部阻焊层105。底部阻焊层105具 有开口以将球焊垫122的一部分暴露出来，允许焊接球120附加于其上。
如图1所示，通孔116位于外部且远离对应于王泉焊垫122的区域。然而， 由于需要大量的球焊垫，于较小的球间距(fmer ball pad pitch)基板上，球焊 垫以及通孔之间的距离^艮近，因此，由于通孔到手指(via-to-finger)的距离小 于预设长度，所以，于焊指区域内通孔很难位于相邻的球焊垫外。因此，需 要较小的球间距，以使通孔移位至远离相应的球焊垫。连接通孔以及相应球 焊垫的导电线不可避免地会占据某些路径空间(routing space)，如果路径空间
没有被占据，则可能利用路径或形成电镀线(plating trace)。于封装基板100 被切割以及分开之前，电镀线将所有的球焊垫电连接在一起，允许使用更经 济的电镀过程。然而，如果不是所有的球焊垫以及所有的手指均具有相应的 电镀线，则需要更高成本的封装基板的制造过程，非电镀或非电镀线过程， 因此大大增加了制造成本。同时，将通孔移位也会导致连接手指或球焊垫的 导电线更长，降低了电性能。
发明内容
为了解决以上技术问题，本发明提供了 一种半导体芯片封装及其设计方法。
本发明提供了一种半导体芯片封装，包括具有底面的封装基板。于底 面的至少四个相邻球焊垫，配置于沿着第一方向以及第二方向的第一两行阵 列。至少四个通孔，通过封装基板钻孔，配置为第二两行阵列，其中第二两 行阵列的一行的多个通孔中的每一个，由第 一两行阵列的 一行的连接球焊垫 处，沿着第一方向偏移第一距离，且沿着第二方向偏移第二距离，第二两行 阵列的其它相邻行的通孔中的每一个，由第一两行阵列的其它相邻行的连接
球焊垫处，沿着与该第一方向相反的方向偏移第一距离，且沿着第二方向偏 移第二距离。 、
本发明另提供了一种半导体芯片封装，包括封装基板，具有顶面以及 底面；至少四个相邻通孔，通过封装基^1钻孔，配置为;f皮此偏移的两个相邻 行；底面的至少两个球焊垫，位于相邻通孔的两个相邻行之间；以及顶面的 多个手指，实质上沿着行方向且在其上，其中手指定位于一波形布置。
本发明另提供了一种半导体芯片封装，包括封装基板，具有顶面以及 底面；位于底面的多个球焊垫，配置为一行；通过基板的多个相邻通孔，配 置为彼此偏移的两个相邻通孔行，其中，球焊垫被配置于两个相邻通孔行之 间；以及位于顶面以及球焊垫中的两个之间的多个手指，其中该多个手指是 定位于一 已波动的布置，该已波动的布置是沿着通过该多个球焊垫的行方 向。
本发明另提供了一种半导体芯片封装，包括封装基板，具有顶面以及 底面；形成于该底面的四个相邻^求焊垫，配置于两4亍以及两列的正方形的四 个角，包括沿着第 一列的两个第一球焊垫以及沿着第二列的两个第二球焊 垫；四个通过该封装基板的通孔，四个通孔中的每一个电连接于四个相邻球 焊垫中的一个，包括沿着第一列交错的两个第一通孔以及沿着第二列交错的 两个第二通孔。
本发明提供了一种半导体芯片封装设计方法，包括通过半导体芯片封 装设计程序，提供顶部虚拟层，底部虚拟层以及通孔虛拟层以供使用；根据 半导体芯片封装产品规格，于底部虚拟层定义多个球焊垫位置，其中，多个 连续的球焊垫位置被定位于球焊垫直线；于通孔虚拟层定义允许的多个通孔 位置，配置于顶部直线以及底部直线，其中，^求焊垫直线位于顶部直线以及 底部直线之间，以及^皮允许的多个通孔位置中的每一个均-皮定位于远离相应 的多个球焊垫位置中的一个，于设计规则所允许的最小距离；于顶部虚拟层 定义一波形，其中，该波形沿着该球焊垫直线且于其上波动，表示用于多个
手指的多个较佳位置；以及根据顶部虚拟层，底部虛拟层，通孔虚拟层，以 及半导体芯片规格制造半导体芯片封装，半导体芯片封装，包括封装基板，
具有顶面以及底面；位于底面的多个^U:旱垫，位于底部虚拟层定义的该多个 连续的球焊垫位置；通过封装基板的多个通孔，位于通孔虚拟层定义的该多 个允许的通孔位置；以及形成于顶面的多个实际手指，沿着顶部虛拟层定义 的波形，其中，该多个实际手指可以描述该波形。
本发明提供的半导体芯片封装及其设计方法，允许使用低成本的电镀制 造过程，以减少制造成本；根据本发明的手指布局可以沿着任何一个手指摆 放路线，而可以更灵活地定位，且焊线的长度可以减少以具有更佳的电性能。
图1为传统的半导体芯片封装的截面图。 计方法。
图3为具有球形开口图形的底部阻焊虚拟层的示意图。
图4A为具有球焊垫图形，线图形以及通孔图形的底部虚拟层的示意图。
图4B为图4A的部分放大图。
图5为具有通孔图形的通孔虚拟层。
图6A至图6C为于顶部虚拟层定义手指图形位置的方法示意图。
图7为具有沿着手指摆放路线放置的手指图形的另一顶部虚拟层的示
意图。
图8A为本发明一实施例的半导体芯片封装的顶视图。
图8B为图8A所示的半导体芯片封装的截面图。
图8 C为本发明另 一 实施例的半导体芯片封装的局部放大顶视图。
图9为具有电镀线的底部虚拟层的示意图。
具体实施例方式
图8A至图8C为本发明一实施例的半导体芯片封装500的示意图。半 导体芯片封装500包括具有顶面802以及底面804的封装基板800。于一实 施例中，半导体封装基板800包括塑料材料，陶瓷材料或类似材料。芯片 806安装于顶面802,其上具有多个焊垫808。 一行焊垫808被配置于平行 于芯片806的一个边缘，用于为芯片806提供输入/输出(input/output，以下 简称为I/0),电源或接地。于一实施例中，焊垫808可以包括导电材料，例 如，Cu, Sn, Ni， Cr， Ti,以及Cu或其组合物。多个手指812以及导电线 814也位于顶面802，远离芯片806。于一实施例中，手指812以及导电线 814也包括与焊垫808相同的导电材料。通过在封装基板800上钻孔，可形 成通孔816，通孔816中填充有导电材^K 一组焊线810位于顶面802，用 于提供手指812以及焊垫808之间的电连接。如图8A所示，每个手指812 通过导电线814电连接于相应的通孔816。如图8A以及图8B所示，多个 球焊垫822以及导电线824可以形成于底面804。因为球焊垫822以及导电 线824于顶视图中通常无法看见，因此于图8A中，其是用虚线表示。于一 实施例中，球焊垫822以及导电线824可以包括与手指812或导电线814 相同的导电材料。球焊垫822通过导电线814电连接于通孔816。于一实施 例中，半导体芯片封装500可以进一步包括形成于球焊垫822上的焊接球 820(如图8B所示)，通过球焊垫822以及导电线824电连接于通孔816。另 外，半导体芯片封装500可以进一步包括形成于顶面802的接地环(ground ring)(图中未显示)以及平行的电源环(powerring)(图中未显示)，同样的芯片 806以及手指812之间的导电材料，围绕芯片806。接地环(图中未显示)可 以通过焊线810电连接于焊垫808以提供接地^各径。电源环(图中未显示)通 过焊线810电连接于焊垫808以为芯片806供电。半导体芯片封装500进一 步包括顶部阻焊层801(如图8B所示> 隻盖于顶面802上以及位于芯片806
下，具有开口以暴露手指812。半导体芯片封装500可以进一步包括底部阻 焊层805(如图8B所示)位于底面804，具有开口以暴露球焊垫822的一部分， 允许焊接球820附加于其上。
于一实施例中，半导体芯片封装500可以根据本发明的半导体芯片封装 设计方法制造。通常通过计算器辅助设计工具来开始封装设计，计算器辅助 设计工具的程序提供对应于实际层或位于封装内的多个虚拟层(virtual layer)。图2为用于制造本发明一实施例的半导体芯片封装500的半导体芯 片封装的虚拟层的设计方法。图2所示的虚线表示两个虚拟层之间的对齐 (alignment)。半导体芯片封装设计程序提供了顶部阻焊虚拟层201，顶部虚 拟层202,通孔虚拟层203，底部虚拟层204以及底部阻焊虚拟层205。于 一实施例中，底部阻焊虚拟层205用于指示焊接球的位置，具有焊接球开口 图形220。底部虚拟层204，具有球焊垫图形(ball pad pattern)222,线图形(trace pattem)224以及通孔图形(via pattem)226，底部虛拟层用于指示球焊垫位置， 线位置以及通孔位置。球焊垫图形222以及相应的通孔图形226通过线图形 224被连接。通孔虚拟层203具有通孔图形216用于指示通孔位置，其也影 响到底部虚拟层204的通孔图形226。顶部虚拟层202具有手指图形(fmger pattern)212,用于指示手指位置。顶部虚拟层202也具有线图形(图中未显 示)，用于连接通孔图形以及手指图形。顶部阻焊虚拟层201,具有手指图 形开口 222，用于指示手指开口位置。如图2所示，底部阻焊虚拟层205的 四个相邻焊接球开口图形220a， 220b, 220c以及220d分别对准底部虚拟 层204的四个相邻^U:旱垫图形222a， 222b， 222c以及222d。底部虚拟层204 的四个相邻通孔图形226a, 226b, 226c以及226d分别对准通孔虚拟层203 的四个相邻通孔图形216a, 216b， 216c以及216d。每个手指图形212对准 相应的手指开口图形222。需要注意的是，前述顶部阻焊虚拟层201，顶部 虚拟层202,通孔虚拟层203，底部虚拟层204以及底部阻焊虚拟层205并 不是用于限定半导体芯片封装500的制造程序。属于每一个前述虚拟层的图 形仅是提供建议的位置，而不是用于限定本发明位置的数量。于一实施例中， 半导体芯片封装的实体的通孔，手指，球焊垫，导电线的所有位置都如图2 所建议的定位，然而，于其它某些实施例中，某些位置是如图2所建议的定 位，但某些位置不是如图2所建议的定位。
图3为底部阻焊虚拟层205的示意图，其显示了球形开口图形220。如
图2所示，球形开口图形220是根据底部虚拟层204的球焊垫图形222的位 置被配置于一行。每个球形开口图形220的尺寸比具有相似形状的球焊垫图 形222稍大或稍小。例如，如图3所示，底部阻焊虚拟层205的四个相邻球 形开口图形220a， 220b，220c以及220d被安排为第一两行阵列(first two-row array)230a,且沿着行方向(row direction)302以及列方向(column direction)304 布置。于一实施例中，行方向302垂直于列方向304。第一两行阵列230a 具有第一行R1以及第二行R2，以及第一列Cl以及第二列C2。于一实施 例中，如图3所示，第一两^f亍阵列230a的四个相邻^^形开口图形220a,220b， 220c以及220d被安排在四边形的四个角(例如，如图3所示的正方形)。
图4A为具有J求焊垫图形222，线图形224以及通孔图形226的底部虚 拟层204的示意图。 一般来说，如图2所示，球焊垫图形222是根据半导体 芯片封装产品规格被安排，用于指示底部阻焊虚拟层205的焊接球以及相应 的球形开口图形220,这样一来，球焊垫图形222被配置为具有行以及列的 阵列。因此，图3的行Rl以及R2以及列Cl以及C2可以被应用于图4A 的5求焊垫图形222。例如，四个相邻J求焊垫图形222a, 222b, 222c以及222d 被配置为另一第一两行阵列230b,第一两行阵列230b沿着行方向302具有 行R1以及行R2，其中四个相邻通孔图形226a， 226b, 226c以及226d分别 通过线图形224a, 224b, 224c,以及224d连接于四个相邻球焊垫图形222a, 222b, 222c以及222d。图4A的第一两行阵列230b具有对准图3的第一两 行阵列230a的位置。请同时参考图4A以及图4B,其中，图4B为图4A的 部分放大图，通孔图形226a， 226b, 226c以及226d被配置为第二两行阵列 (second two-行array)232a,第二两行阵列232a具有沿着行方向302的行R3 以及行R4。第二两行阵列232的行R3的通孔图形226a以及226b中的每一 个，由相应的第一两行阵列230b的行Rl的球焊垫图形(222a或222b)的位 置沿着行方向302偏移第一距离XI,且沿着列方向304偏移第二距离Yl。 第二两行阵列232a的行R4的通孔图形226c以及226d中的每一个，由相应 的第一两行阵列230b的行R2的球焊垫图形(222c或222d)的位置沿着与行 方向302相反的方向偏移第一距离Xl,且沿着列方向304偏移第二距离Yl。 每个通孔图形226,指示了一个位置，该位置是半导体芯片封装被允许或建 议以形成通孔的位置，每个通孔图形226均被建议定位于远离相应的球焊垫 图形222的设计规则所允许的最小距离，以便于图4A的两列之间具有最大
的空间放置一个或多个导电线。因此，球焊垫行(例如第二行R2)位于相邻通 孔行(例如第三行R3以及第四行R4)之间。如图4A以及图4B所示，两个 相邻通孔图形226a以及226c沿着列Cl交错，以及另两个相邻通孔图形226b 以及226d沿着列C2交错。
图5为具有通孔图形216的通孔虚拟层203。通孔图形216与底部虚拟 层204的通孔图形226相同或与其对准，通孔图形216以及通孔图形226 都参考前述半导体芯片封装允许或建议的通孔位置。与图4A所示的通孔图 形226相似，四个相邻通孔图形216a， 216b， 216c以及216d被配置于另一 第二两行阵列232b。第二两4亍阵列232b具有对应于图4B所示的第二两行 阵列232a的位置。如图5所示，相邻行的任何两个通孔图形，例如，行R3 的通孔图形216a以及行R4的通孔图形216c，沿着列方向304交错。与球 焊垫图形的行相比较， 一通孔行的通孔图形向右移位，而其相邻通孔行的通 孔图形向左移位。因此，任何四个相邻通孔图形，例如，四个相邻通孔图形 216a， 216b， 216c以及216d，被配置于平4亍四边形的四个角，而不是矩形 的四个角。
图6A至图6C为于图2的顶部虚拟层202用于找到所建议的手指图形 位置的方法示意图。图6A为具有手指位置区域(fmgerplacing area)532的另 一通孔虚拟层203a,手指位置区域532位于扩展的(扩展的)虚拟通孔图形516 外，例如，通过将每个通孔图形226扩展距离来S1定义，Sl为半导体芯片 封装产品规格所定义的通孔到手指的最小空间。如果半导体芯片封装产品没 有如图5所示的正规的通孔图形安排，则手指位置区域532表示不会干扰设 计规则的用于放置手指的允许区域。例如，手指可以被放置于扩展的虚拟通 孔图形516a， 516b， 516c以及516d之间的手指位置区域532的任何部分。 图6B为具有手指摆放路线(fmger placing guideline) 632的通孔虚拟层203b。 手指摆放路线632表示用于放置手指的中心的较佳位置。通过进一步扩展图 5的虚拟通孔图形516可以定义手指位置禁止区域(fmger placing forbidden zone)616。例如，扩展距离为S2， S2为半导体芯片封装产品规格所定义的 最小手指长度的一半。换句话说，如果手指的中心位于手指位置禁止区域 616夕卜，则手指将根据所需的设计规则完成。因此，如图6B所示，手指摆 放路线632可以为手指位置禁止区域616之外的任何线。如果不可能为一单 一的直线，则手指摆放路线632为一组扩展的虚拟通孔图形的内公切线
(internal common tangent),其组成了手指位置禁止区i或616。如图6B所示， 手指摆放路线部分632a，为手指摆放路线632的一部分，例如，手指摆放 路线部分632a为扩展的虚拟通孔图形616a以及616c之间的一条内公切线。 手指摆放路线部分632b为扩展的虚拟通孔图形616a以及616d之间的内公 切线。手指摆放路线部分632c为扩展的虚拟通孔图形616b以及616d之间 的内/>切线。如图6B所示，手指摆》文^各线632具有一波形，沿着4亍方向302 波动。图6C为具有沿着手指摆放路线632放置的手指图形212的顶部虚拟 层202a。图6C也为手指图形212以及扩展的虚拟通孔图形516之间的关系 示意图(如图6A所示)。如图6C所示，手指图形212的中心位于手指摆放路 线632中的一条，不与扩展的虚拟通孔图形516重叠，虚拟通孔图形516 的边界与任何通孔图形226(如图6A所示)的距离至少为Sl。
图7为于顶部虚拟层202b沿着手指摆放路线632放置的手指图形212， 以及通孔图形216，芯片的焊垫图形208，以及连接手指图形212以及焊垫 图形208的焊线图形210的示意图。焊线图形210以及焊垫图形208分别用 于表示实际的焊线以及焊垫的位置。如图7所示，手指图形212定位于手指 摆放路线632的已波动的布置(waved arrangement)。手指图形212也沿着行 方向302，且平行于焊垫图形208或芯片边缘的方向。焊线图形210连接于 手指图形212以及焊垫图形808，，其具有沿着列方向304的方向。
同时，请再次参考图8A至图8C，图8A至图8C为才艮据图2的顶部虚 拟层202,通孔虚拟层203以及底部虚拟层204以及才艮据图4A至图7的描 述而制造的半导体芯片封装500的示意图。因此，半导体芯片封装500包括 具有顶面802以及底面804的封装基板800。球焊垫822位于底面804，定 位于如图4A所示的底部虚拟层204所定义的相应的连续的球焊垫图形222。 通孔816穿过封装基板，图5的通孔虚拟层203的通孔图形216定义了某些 通孔816被允许的通孔位置。图8C为本发明另一实施例的半导体芯片封装 的局部力文大顶一见图。如图8C所示，于两4亍相邻通孔行上的四个相邻通孔816 的四个角的区域内，例如，区域832,四个通孔816中的每一个电连接于区 域830中四个相邻^求焊垫822中的一个。另外，于两4亍相邻通孔行上的四个 相邻球焊垫822的四个角的区域内，例如，区域830,位于区域832中四个 相邻通孔816中的两个分别电连接于区域830中球焊垫822中的两个。如图 8C所示，四个通孔816位于区域832的四个角，以及包括两个沿着列C3
交错的通孔816,以及另两个沿着列C4交错的通孔816。如图8A至图8C 所示，实际手指812形成于顶面802，某些实际手指812沿着图7的手指摆 》文路线632，且可以用手指摆放路线632的波形描述，其中，该波形可以正 好(right over)通过连续的3求焊垫822。该波形也可以正好通过两个连续的3求 焊垫中心。于一实施例中，手指812中的一个可以定位于球焊垫822，球焊 垫822位于由两个相邻通孔行的四个相邻通孔816所圏住的区域832内。同 时，手指812也可以位于两个相邻球焊垫822之间。可能某些但不是所有的 通孔816以及手指812是根据图4A的通孔图形226以及图6C的手指摆放 路线632建议的位置来定位的。对于具有很多彼此接近的通孔的密集区域 (dense area),如图4A至图7所描述的，则需要更多用于形成电镀线的区域。 对于松散区域(loose area),电镀线可以很容易地形成，且与图4A至图7所 描述的路径不同。实际球焊垫822,通孔816以及手指812的数量是根据需 要而设计，并非用以限定本发明。
本发明一实施例的半导体芯片封装500的优点将详述如下。图9为具有 电镀线270的底部虚拟层204的示意图，电镀线270位于沿着列方向304 的球焊垫图形222之间。也就是，交错的通孔的设计可使底层的电镀线的路 径具有最大的使用空间。因此，允许使用低成本的电镀制造过程，以减少制 造成本。与传统的线状手指布局方式(in-line fmger placement)相比，根据本 发明实施例的手指布局可以沿着任何一个手指摆放路线，而可以更灵活地定 位。因此，焊线的长度可以减少以具有更佳的电性能，例如，减少了电阻。 与传统的半导体芯片封装相比，根据本发明实施例的半导体芯片封装设计方 法制造的球焊垫，通孔以及手指，具有更有效的布置。同时，本发明的半导 体芯片封装设计方法也可以应用于所有的焊线(wire-bonding)基板，特别是用 于较小的球间距，例如，0.6 mm或0.5 mm,允许球焊垫区域的手指重叠。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何 所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动， 因此本发明的保护范围应与权利要求所界定的范围为准。
权利要求
1.一种半导体芯片封装，包括封装基板，具有顶面以及底面；于该底面的至少四个相邻球焊垫，配置于沿着第一方向以及第二方向的第一两行阵列；以及至少四个通孔，通过该封装基板钻孔，配置为第二两行阵列，其中该第二两行阵列的一行的多个通孔中的每一个，由该第一两行阵列的一行的连接球焊垫处，沿着该第一方向偏移第一距离，以及沿着该第二方向偏移第二距离，该第二两行阵列的其它相邻行的该多个通孔中的每一个，由该第一两行阵列的该其它相邻行的连接球焊垫处，沿着与该第一方向相反的方向偏移该第一距离，以及沿着该第二方向偏移该第二距离。
2. 根据权利要求1所述的半导体芯片封装，其特征在于，进一步包括 位于该顶面的多个手指，位于该第二两行阵列的该两行之间，其中，该多个 手指是沿着该第一方向定位。
3. 根据权利要求1所述的半导体芯片封装，其特征在于，该多个手指 是沿着波动布置定位。
4. 根据权利要求1所述的半导体芯片封装，其特征在于，该多个手指 中的一个定位于该四个相邻^求焊垫中的一个，或该多个手指位于该四个相邻 5求焊垫中的两个之间。
5. 根据权利要求1所述的半导体芯片封装，其特征在于，四个通孔中 的每一个电连接于该四个相邻球焊垫中的一个。
6. 根据权利要求1所述的半导体芯片封装，其特征在于，相邻行中的 该多个通孔中的任何两个沿着该第二方向交错。
7. 根据权利要求1所述的半导体芯片封装，其特征在于，该第一两行 阵列为正方形阵列，以及该第二两行阵列为平行四边形阵列而不是矩形阵 列。
8. 根据权利要求1所述的半导体芯片封装，其特征在于，进一步包括 位于该顶面的芯片，该芯片具有多个焊垫。
9. 根据权利要求1所述的半导体芯片封装，其特征在于，该第一方向 是平行于该芯片的边缘。
10. —种半导体芯片封装，包括 封装基板，具有顶面以及底面；至少四个相邻通孔，通过该封装基纟反钻孔，配置为〗皮此偏移的两个相邻行；底面的至少两个J求焊垫，位于该多个相邻通孔的该两个相邻行之间；以及顶面的多个手指，实质上沿着行方向且在其上，其中该多个手指定位于 波形布置。
11. 根据权利要求10所述的半导体芯片封装，其特征在于，该多个手 指中的一个定位于该四个相邻球焊垫中的一个，或该多个手指位于该四个相邻5求彈垫中的两个之间。
12. 根据权利要求10所述的半导体芯片封装，其特征在于，该四个相 邻通孔中的两个分别电连4妄于该两个^求焊垫。
13. 根据权利要求12所述的半导体芯片封装，其特征在于，通过该多 个球焊垫的该行方向平行于该顶面的芯片的边缘。
14. 一种半导体芯片封装，包括 封装基板，具有顶面以及底面； 位于该底面的多个球焊垫，配置为一行；通过该基^^反的多个相邻通孔，配置为4i此偏移的两个相邻通孔行，其中， 该多个^求焊垫净皮配置于该两个相邻通孔4亍之间；以及位于顶面以及该多个球焊垫中的两个之间多个手指，其中该多个手指是 定位于一已波动的布置，该已波动的布置是沿着通过该多个球焊垫的行方 向。
15. 根据权利要求14所述的半导体芯片封装，其特征在于，进一步包 括定位于该多个球焊垫中的一者的另 一手指。
16. 根据权利要求14所述的半导体芯片封装，其特征在于，该多个球 焊垫中的每一个电连4妄于该多个相邻通孔中的一个
17. 根据权利要求14所述的半导体芯片封装，其特征在于，通过该多 个球焊垫的该行方向平行于该顶面的芯片的边缘。
18. —种半导体芯片封装，包括 封装基板，具有顶面以及底面； 形成于该底面的四个相邻球焊垫，配置于两行以及两列的正方形的四个角，包括沿着第 一 列的两个第 一 球焊垫以及沿着第二列的两个第二球焊垫； 四个通过该封装基板的通孔，该四个通孔中的每一个电连接于该四个相 邻球焊垫中的一个，包括沿着该第一列交错的两个第一通孔以及沿着该第二 列交错的两个第二通孔。
19. 根据权利要求18所述的半导体芯片封装，其特征在于，进一步包 括，形成于该顶面的手指，实际上形成于该两^f亍中的一^f于上且位于该四个相 邻球焊垫中的两个之间。
20. 根据权利要求19所述的半导体芯片封装，其特征在于，进一步包 括，形成于该顶面的该多个手指，其中该多个手指被定位于沿着该两行波动。
21. 根据权利要求19所述的半导体芯片封装，其特征在于，进一步包 括，另一手指，被定位于该四个相邻球焊垫中的一者上。
22. 根据权利要求18所述的半导体芯片封装，其特征在于，该两行具 有一行方向，该行方向平行于顶面的芯片的边缘。
23. —种半导体芯片封装设计方法，包括通过半导体芯片封装设计程序，提供顶部虛拟层，底部虚拟层以及通孔 虛拟层以供使用；根据半导体芯片封装产品规格，于该底部虚拟层定义多个球焊垫位置， 其中，多个连续的球焊垫位置被定一位于球焊垫直线；于该通孔虚拟层定义允许的多个通孔位置，配置于顶部直线以及底部直 线，其中，该球焊垫直线位于该顶部直线以及该底部直线之间，以及被允许 的多个通孔位置中的每一个均被定位于远离相应的多个球焊垫位置中的一 个，于设计规则所允许的最小距离；于该顶部虚拟层定义一波形，其中，该波形沿着该球焊垫直线且于其上 波动，表示用于多个手指的多个较佳位置；以及根据该顶部虚拟层，该底部虚拟层，该通孔虚拟层，以及半导体芯片少见 格制造半导体芯片封装，该半导体芯片封装包括封装基板，具有顶面以及底面；位于该底面的多个球焊垫，位于该底部虚拟层定义的该多个连续的球焊 垫位置；通过该封装基板的多个通孔，位于该通孔虚拟层定义的该多个允许的通 孔位置；以及形成于该顶面的多个实际手指，沿着该顶部虚拟层定义的该波形，其中， 该多个实际手指可以描述该波形。
24. 根据权利要求23所述的半导体芯片封装设计方法，其特征在于， 该波形可以正好通过该多个连续的^U旱垫位置。
25. 根据权利要求23所述的半导体芯片封装设计方法，其特征在于， 该波形可以正好通过该多个连续的球焊垫位置中的两个连续的球焊垫位置 之间的该中心。
全文摘要
本发明揭露了一种半导体芯片封装，包括具有底面的封装基板。于底面的至少四个相邻球焊垫，配置于沿着第一方向以及第二方向的第一两行阵列。至少四个通孔，通过封装基板钻孔，配置为第二两行阵列，其中第二两行阵列的一行的多个通孔中的每一个，由第一两行阵列的一行的连接球焊垫处，沿着第一方向偏移第一距离，且沿着第二方向偏移第二距离，第二两行阵列的其它相邻行的通孔中的每一个，由第一两行阵列的其它相邻行的连接球焊垫处，沿着与第一方向相反的方向偏移第一距离，且沿着第二方向偏移第二距离。根据本发明的手指布局可以沿着任何一个手指摆放路线，因此可以更灵活地定位，且焊线的长度可以减少以具有更佳的电性能。
文档编号H05K1/11GK101359642SQ20081013225
公开日2009年2月4日 申请日期2008年7月22日 优先权日2007年8月2日
发明者谢东宪 申请人:联发科技股份有限公司