专利名称：一种电路板及其设计方法
技术领域：
本发明涉及电路板设计技术领域，特别涉及一种电路板的设计方法及 一种电路板。
背景技术：
随着社会的发展和科技的进步，各种电子产品中电路板的设计已经变 得尤为重要。电路板上，通常含有电源接口、信号输入接口模块及信号输 出接口，并且会连接有各种电子器件，例如连接有电阻、电容、电感线圈、 电源芯片、驱动芯片等等。目前，电路板设计的过程中通常根据已确定元 件及功能的需要，考虑预留焊盘的位置，如果电路板制作完成后，想要实 现其他功能或芯片连接，只能重新更换电路板。这样就会造成成本的巨大浪费；另外，在单元板上实现数据存储也是目前技术解决的一大难题。 参照图i,扫描板通过单元板上的输入接口 ioi将控制信号输入单元板。单元板上的驱动器103和驱动器104设置在输入接口 101与输出接口 102 之间，其作用只是对控制信号进行放大、整形，而不起到任何处理作用。 因此，现有技术存在缺陷，需要改进。发明内容本发明所要解决的技术问题是一种电路板的设计方法及一种电路板。本发明的技术方案如下一种电路板的i殳计方法，包含如下步骤A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电^^芯片分别包括至少 一个芯片；B、 按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元 分别连接到一组控制芯片；C、 将各控制芯片分别连接到外部的接收卡。所述设计方法，其中，各组集成电路芯片中，同组集成电路芯片的类 型相同，各组集成电路芯片的类型相异。所述设计方法，其中，步骤B中，执行以下步骤将各存储单元连接 到一组控制芯片中的任一控制芯片，并将该组控制芯片中的其他控制芯片 通过该控制芯片连接到各存储单元。所述设计方法，其中，将各存储单元设置该控制芯片内部。所述设计方法，其中，步骤A中，还执行以下步骤至少将以下模块 其中之一设置在所述控制芯片中，所述模块包括逐点调整模块、逐列翻转 模块、故障报告模块、级联报错模块、黑屏保护模块；步骤C中，还执行以下步骤将所述控制芯片中的各模块，分别通过 所述控制芯片连接到外部的接收卡。所述设计方法，其中，步骤A中，还执行以下步骤至少将以下模块 其中之一设置在所述存储单元中，所述模块包括调整数据存储模块、级联 数据存储模块、模板参数存储模块。所述设计方法，其中，步骤B中，所述按预设位置排布，包括按直线 排布、非直线排布或交错排布；其中，在排布各集成电路芯片组中的各芯 片时，将其间隔设为至少1个管脚的标准焊盘间距；或者，将各集成电路 芯片组之间的间隔设为至少1个管脚的标准焊盘间距。所述设计方法，其中，步骤B中，将任一组集成电路芯片——对应设 置在所述电路板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定 义相同的电路板连线。所述设计方法，其中，所述共用至少一定义相同的电路板连线，包括 对于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至 少一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的 线路、焊点或元件。所述设计方法，其中，设置各组集成电路芯片分别独立连接，或部分 共用电路板上的线^^、焊点或元件。所述设计方法，其中，步骤A中，至少采用以下封装形式其中之一， 对各组集成电路芯片中的芯片进行封装；所述封装形式包括DIP双列直插 式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶瓷 封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。一种电路板，包括至少二组集成电路芯片和至少一个存储单元，其中， 至少一组集成电路芯片为控制芯片，各存储单元分别与一组控制芯片相连 接，各控制芯片分别与外部的接收卡相连接；其中，各组集成电路芯片分 别包括至少一个芯片；按照预设位置排布各组集成电路芯片及各存储单元。所述电路板，其中，各组集成电路芯片中，同组集成电路芯片的类型 相同，各组集成电路芯片的类型相异。所述电路板，其中，各存储单元与一组控制芯片中的任一控制芯片相 连，该组控制芯片中的其他控制芯片通过该控制芯片与各存储单元相连接。所述电路板，其中，各存储单元设置在该控制芯片内部。所述电路板，其中，所述控制芯片至少包括逐点调整模块、逐列翻转 模块、故障报告模块、级联报错模块、黑屏保护模块其中之一，分别与外 部连接的接收卡相连接，用于分别实现逐点调整、逐列翻转、故障报告、 级联报错或黑屏保护的功能。所述电路板，其中，所述存储单元设置以下模块其中之一调整数据存储模块、级联数据存储模块、模板参数存储模块，分别用于存储调整数 据、级联数据、模板参数。所述电路板，其中，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，各集成电路芯片组中的各芯片，其间隔为至少1 个管脚的标准焊盘间距；或者，各集成电路芯片组之间的间隔为至少1个 管脚的标准焊盘间距。所述电路板，其中，将任一组集成电i 各芯片——对应设置在所述电3各 板的焊盘上，各焊盘独立使用电路板连线，或共用至少一定义相同的电路 板连线。所述电路板，其中，所述共用至少一定义相同的电路板连线，包括对 于至少有分别属于不同组集成电路芯片的两个芯片，将各芯片分别有至少 一管脚与其它芯片的管脚设为一组对应管脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相 同的电路板连线，包括采用物理方式连接，或者，共用所述电路板上的线 路、焊点或元件。所述电路板，其中，各组集成电路芯片分别独立"f吏用，或部分共用电 路板上的线路、焊点或元件。所述电路板，其中，所述集成电路芯片至少采用以下封装形式其中之 一，对各组集成电路芯片中的芯片进行封装所述封装形式包括DIP双列 直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线 陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列 封装。采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接， 本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单 元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元 将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化；存储单元将级联数据存储，可实现对单元板级联数据的"^艮错。
图1为现有技术的示意图； 图2是本发明的实施例1的示意图； 图3是本发明的实施例2的示意图； 图4是本发明的实施例3的示意图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。 实施例1如图2所示，本发明提供了一种电路板的设计方法，包含如下步骤A、设置二组集成电路芯片，其中，第一组集成电路芯片为控制芯片 107，并在107内部设置至少一个存储单元105,如该组控制芯片有多个， 则可以多个控制芯片内都设置至少 一个存储单元，也可以多个控制芯片与 带有存储单元的控制芯片相连接。控制芯片107中，还可包括逐点调整模块、逐列翻转模块、故障报告 模块'、级联报错模块、黑屏保护模块；所述控制芯片107中的各模块，可 以分别通过输入接口 101将控制芯片107连接到外部的接收卡。在所述存 储单元105中，也可以包括调整数据存储模块、级联数据存储模块、模板 参数存储模块，可实现对单元板参数的读取，实现单元板的智能化。例如，另一组集成电路芯片包括二个芯片，分别为驱动器芯片103及 驱动器芯片104。其中，步骤A中，可以采用以下封装形式的一种或多种DIP双列直 插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶 瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封装。
一般来说，同一组芯片，可以采用同样的芯片类型和同样的封装形式。B、 在单元板100上预设这两组芯片的位置，将驱动器芯片103及驱动 器芯片104上下排布且成一直线，控制芯片107位于驱动器芯片103及驱 动器芯片104的右侧；在排布各芯片組中的各芯片时，将其间隔设为至少1 个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚 的标准焊盘间距。将任一组集成电路芯片——对应设置在所述电路板的焊 盘上，各焊盘独立使用电路板连线，或独立使用电路板上的线路、焊点或 元件。C、 将控制芯片107分别连接到外部的接收卡。如图2所示，本实施例还提供了一种电路板，其包括至少二组集成电 路芯片；其中，第一组芯片为驱动器芯片103和驱动器芯片104;第二组芯 片为控制芯片107，在控制芯片107内部设置有至少一个存储单元105，控 制芯片107通过输入接口 101与外部的接收卡相连接；其中，将驱动器芯 片103及驱动器芯片104上下排布且成一直线，控制芯片107位于驱动器 芯片103及驱动器芯片104的右侧；在排布各芯片组中的各芯片时，将其 间隔设为至少1个管脚的标准焊盘间距；或者，将各芯片組之间的间隔设 为至少1个管脚的标准焊盘间距。将任一组集成电路芯片一一对应设置在 所述电路板的焊盘上，各焊盘独立使用电路板连线，或独立使用电路板上 的线路、焊点或元件。其中，控制芯片107至少包括逐点调整模块、逐列翻转模块、故障报 告模块、级联报错模块、黑屏保护模块其中之一，分别与外部连接的接收 卡相连接，用于分别实现逐点调整、逐列翻转、故障报告、级联报错或黑 屏保护的功能。其中，存储单元105设置以下模块其中之一调整数据存储模块、级 联数据存储模块、模板参数存储模块，分别用于存储调整数据、级联数据、 模板参数0驱动器芯片103及驱动器芯片104及控制芯片107至少采用以下封装 形式其中之一DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线 芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵 列封装及PGA针栅阵列封装。采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接， 本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单 元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元 将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化； 存储单元将级联数据存储，可实现对单元板级联数据的l艮^"。实施例2如图3所示，本实施例提供了一种电路板的设计方法，包含如下步骤A、 设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制 芯片107,在控制芯片107中设置至少一个存储单元105;另一组集成电路 芯片为驱动器芯片103和驱动器芯片104。例如，步骤A中，还可以将以下模块的一种或多种设置在所述控制芯片中，包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、 黑屏保护模块，将控制芯片107中的各模块，分别通过所迷控制芯片连接到外部的接收卡；也可以将上述模块的一个或多个设置在所述控制芯片中。 又如，步骤A中，还可以执行以下步骤至少将以下模块其中之一设 置在所述存储单元中，包括调整数据存储模块、级联数据存储模块、模板 参数存储模块；也可以将上述模块的一个或多个设置在所述存储单元中。又如，各组芯片中的芯片可以至少采用以下封装形式其中之一，包括 DIP双列直插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC 无引线陶瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针 栅阵列封装。B、 驱动器芯片103和驱动器芯片104上下且成一直线排布，控制芯片位于其右侧；其中，在排布各芯片组中的各芯片时，将其间隔设为至少1 个管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚 的标准焊盘间距。将各组芯片 一一对应设置在所述电路板的焊盘上，各焊盘共用至少一 定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的 两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为 一组对应管 脚，每组对应管脚共用一定义相同的电路板连线，连接每組对应管脚；其 中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接， 或者，共用所述电路板上的线路、焊点或元件。例如，步骤B中，可以将存储单元105设置在控制芯片107的内部， 如该组控制芯片有多个，则可以多个控制芯片内设置至少一个存储单元， 也可-以多个控制芯片与带有存储单元的控制芯片相连接。C、将控制芯片107通过输入接口 101连接到外部的接收卡。如图3所示，本实施例还提供了一种电游4反，其包括至少二组芯片， 分别为第一组驱动器芯片103和驱动器芯片104;第二组为控制芯片107， 设置至少一个存储单元105设置在控制芯片107的内部，驱动器芯片103 和驱动器芯片104上下且成一直线排布，控制芯片位于其右侧；其中，在 排布各芯片组中的各芯片时，将其间隔设为至少l个管脚的标准焊盘间距； 或者，将各芯片组之间的间隔设为至少1个管脚的标准焊盘间距。需要说 明的是，本例中虽然仅采用了一个控制芯片107,但在实际应用中，第二组 芯片可以包括多个；同样的，本发明还可以包括第三组芯片，以实现各种 不同的功能，本发明对此没有任何额外限制。将各组芯片——对应设置在所述电路板的焊盘上，各焊盘共用至少一 定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的 两个芯片，将各芯片分别有至少 一 管脚与其它芯片的管脚设为 一组对应管 脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接， 或者，共用所述电路板上的线路、焊点或元件。将控制芯片107通过输入接口 101连接到外部的接收卡。其中，将存储单元105设置在控制芯片107的内部，如该组控制芯片有多个，则可以多个控制芯片内设置至少一个存储单元，也可以多个控制芯片与带有存储单元的控制芯片相连接。其中，至少将以下模块其中之一设置在所述控制芯片107中，包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保护模块，将控制芯片107中的各模块，分别通过所述控制芯片连接到外部的接收卡。其中，至少将以下模块其中之一设置在所述存储单元105中，包括调 整数据存储模块、级联数据存储模块、模板参数存储模块。'各组芯片中的芯片至少采用以下封装形式其中之一，包括DIP双列直 插式封装、SOP小外型封装、PLCC塑封有引线芯片载体、LCCC无引线陶 瓷封装载体、QFP方形扁平封装、BGA球栅阵列封装及PGA针栅阵列封 装。采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接， 本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单 元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元 将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化； 存储单元将级联数据存储，可实现对单元板级联数据的报错。实施例3如图4所示，在实施例2的基础上，本发明纟是供一种电路板，包括至 少二组芯片，分别为第一组驱动器芯片103和驱动器芯片104;第二组为 控制芯片107,设置至少一个存储单元105设置在控制芯片107的外部，与 控制芯片107相连接，控制芯片107通过输入接口 IOI与外部相连。驱动器芯片103和驱动器芯片104上下且成一直线排布，控制芯片位 于其右侧；其中，在排布各芯片组中的各芯片时，将其间隔设为至少1个 管脚的标准焊盘间距；或者，将各芯片组之间的间隔设为至少1个管脚的 标准焊盘间距。将各组芯片——对应设置在电路板100的焊盘上，各焊盘共用至少一 定义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的 两个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为 一组对应管 脚，每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其 中，各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接， 或者，共用所述电路板上的线路、焊点或元件。本实施例的其它原理与实施例2相同，在此不再赘述。应当理解的是，对本领域普通技术人员来说，可以才艮据上述说明加以 改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。
权利要求
1、一种电路板的设计方法，包含如下步骤A、设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电路芯片分别包括至少一个芯片；B、按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元分别连接到一组控制芯片；C、将各控制芯片分别连接到外部的接收卡。
2、 根据权利要求1所述设计方法，其特征在于，各组集成电路芯片 中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
3、 根据权利要求1所述设计方法，其特征在于，步骤B中，执行以 下步骤将各存储单元连接到一组控制芯片中的任一控制芯片，并将该组 控制芯片中的其他控制芯片通过该控制芯片连接到各存储单元。
4、 根据权利要求3所述设计方法，其特征在于，将各存储单元设置 该控制芯片内部。
5、 根据权利要求1所述设计方法，其特征在于，步骤A中，还执行 以下步骤至少将以下模块其中之一设置在所述控制芯片中，所述模块包 括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏保 护模块；步骤C中，还执行以下步骤将所述控制芯片中的各才莫块，分别通 过所述控制芯片连接到外部的接收卡。
6、 根据权利要求1所述设计方法，其特征在于，步骤A中，还执行 以下步骤至少将以下模块其中之一设置在所述存储单元中，所述模块包 括调整数据存储模块、级联数据存储模块、模板参数存储模块。
7、 根据权利要求1所述设计方法，其特征在于，步骤B中，所述按预设位置排布，包括按直线排布、非直线排布或交错排布；其中，在排布 各集成电路芯片组中的各芯片时，将其间隔设为至少1个管脚的标准焊盘 间距；或者，将各集成电路芯片组之间的间隔设为至少1个管脚的标准焊 盘间距。
8、 根据权利要求1所述设计方法，其特征在于，步骤B中，将任一 组集成电路芯片——对应设置在所述电路板的焊盘上，各焊盘独立使用电 路板连线，或共用至少一定义相同的电路板连线。
9、 根据权利要求8所述设计方法，其特征在于，所述共用至少一定 义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两 个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为 一组对应管脚， 每组对应管脚共用一定义相同的电路板连线，连接每组对应管脚；其中， 各组对应管脚共用一定义相同的电路板连线，包括采用物理方式连接，或 者，共用所述电路板上的线路、焊点或元件。
10、 根据权利要求8所述设计方法，其特征在于，设置各组集成电路 芯片分别独立连接，或部分共用电路板上的线路、焊点或元件。
11、 根据权利要求1至10任一所述设计方法，其特征在于，步骤A 中，至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片进行 封装；所述封装形式包括DIP双列直插式封装、SOP小外型封装、PLCC 塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、 BGA球栅阵列封装及PGA针栅阵列封装。
12、 一种电路板，其特征在于，包括至少二组集成电路芯片和至少一 个存储单元，其中，至少一组集成电路芯片为控制芯片，各存储单元分别 与一组控制芯片相连接，各控制芯片分别与外部的接收卡相连接；其中， 各组集成电路芯片分别包括至少一个芯片；按照预设位置排布各组集成电 路芯片及各存储单元。
13、 根据权利要求12所述电路板，其特征在于，各组集成电路芯片中，同组集成电路芯片的类型相同，各组集成电路芯片的类型相异。
14、 根据权利要求12所述电路板，其特征在于，各存储单元与一组控制芯片中的任一控制芯片相连，该组控制芯片中的其他控制芯片通过该 控制芯片与各存储单元相连接。
15、 根据权利要求12所述电路板，其特征在于，各存储单元设置在 该控制芯片内部。
16、 根据权利要求12所述电路板，其特征在于，所述控制芯片至少 包括逐点调整模块、逐列翻转模块、故障报告模块、级联报错模块、黑屏 保护模块其中之一，分别与外部连接的接收卡相连接，用于分别实现逐点 调整、逐列翻转、故障报告、级联报错或黑屏保护的功能。
17、 根据权利要求12所述电路板，其特征在于，所述存储单元设置 以下模块其中之一调整数据存储模块、级联数据存储模块、模板参数存 储模块，分别用于存储调整数据、级联数据、模板参数。
18、 根据权利要求12所述电路板，其特征在于，所述按预设位置排 布，包括按直线排布、非直线排布或交错排布；其中，各集成电路芯片组 中的各芯片，其间隔为至少1个管脚的标准焊盘间距；或者，各集成电路 芯片组之间的间隔为至少1个管脚的标准焊盘间距。
19、 根据权利要求12所述电路板，其特征在于，将任一组集成电路 芯片——对应设置在所述电路板的焊盘上，各焊盘独立使用电路板连线， 或共用至少一定义相同的电路板连线。
20、 根据权利要求19所述电路板，其特征在于，所述共用至少一定 义相同的电路板连线，包括对于至少有分别属于不同组集成电路芯片的两 个芯片，将各芯片分别有至少一管脚与其它芯片的管脚设为一组对应管脚， 每组对应管脚共用 一定义相同的电路板连线，连接每组对应管脚；其中， 各组对应管脚共用一定义相同的电路4反连线，包括采用物理方式连接，或 者，共用所述电路板上的线路、焊点或元件。
21、 根据权利要求19所述电路板，其特征在于，各组集成电路芯片 分别独立使用，或部分共用电路板上的线路、焊点或元件。
22、 根据权利要求12至21任一所述电路板，其特征在于，所述集成 电路芯片至少采用以下封装形式其中之一，对各组集成电路芯片中的芯片 进行封装所述封装形式包括DIP双列直插式封装、SOP小外型封装、PLCC 塑封有引线芯片载体、LCCC无引线陶瓷封装载体、QFP方形扁平封装、 BGA球栅阵列封装及PGA针栅阵列封装。
全文摘要
本发明公开了一种电路板的设计方法，包含如下步骤A.设置至少二组集成电路芯片，其中，至少一组集成电路芯片为控制芯片，并设置至少一个存储单元；其中，各组集成电路芯片分别包括至少一个芯片；B.按照预设位置排布各组集成电路芯片及各存储单元，将各存储单元分别连接到一组控制芯片；C.将各控制芯片分别连接到外部的接收卡。采用上述方案，用户可以根据需要选择驱动器或控制芯片进行焊接，本发明单元板上的存储单元，可以实现调整数据的存储，从而实现由该单元板组成的显示屏无顺序摆放，节约成本，节省组装屏的时间；存储单元将单元板参数存储，可实现对单元板参数的读取，实现单元板的智能化。
文档编号H05K1/18GK101404854SQ200810226010
公开日2009年4月8日 申请日期2008年11月3日 优先权日2008年11月3日
发明者松 商 申请人:北京巨数数字技术开发有限公司