专利名称：配线电路基板及其制造方法
技术领域：
本发明涉及配线电路基板及其制造方法。
背景技术：
在硬盘驱动装置等驱动装置中使用致动器。这种致动器包括以能 够围绕旋转轴旋转的方式设置的臂、和安装在臂上的磁头用的悬架
(suspension)基板。悬架基板是用于使磁头定位于磁盘的期望的磁轨 上的配线电路基板。
图5是表示现有的悬架基板的一个例子的纵截面图。在图5的悬 架基板900中，在金属基板902上形成有绝缘层903。在绝缘层903 上， 一对写入用导体W1、 W2和一对读取用导体R1、 R2以依次排列 的方式形成。
导体W1、 W2、 Rl、 R2的一端分别与磁头(未图示)连接。此外， 导体W1、 W2、 Rl、 R2的另一端分别与写入用和读取用的电路(未图 示)电连接。
在该悬架基板900，当写入电流流过写入用导体Wl、 W2时，由 于电磁感应，在读取用导体R1、 R2上产生感应电动势。
此处，写入用导体Wl、 W2与读取用导体Rl之间的距离小于写 入用导体W1、 W2与读取用导体R2之间的距离。由此，在读取用导 体R1、 R2上产生的感应电动势存在差别。结果，电流流过读取用导体 Rl、 R2。即，在写入用导体W1、 W2与读取用导体R1、 R2之间产生 串扰(crosstalk )。
因此，在日本特开2004-133988号公报中，为了防止在写入用导体 Wl、 W2与读取用导体R1、 R2之间的串扰的产生，提出图6所示的 配线电路基板。
图6是表示现有的悬架基板的另一个例子的纵截面图。在该悬架 基板910中，在金属基板902上形成有第一绝缘层904。在第一绝缘层904上，写入用导体W2和读取用导体R2以相距距离Ll的方式形成。 在第一绝缘层904上，以覆盖写入用导体W2和读取用导体R2的
方式形成有第二绝缘层905。在第二绝缘层905上，在读取用导体R2
的上方位置形成有写入用导体Wl，在写入用导体W2的上方位置形成
有读取用导体R1。
位于上下位置的读取用导体R1与写入用导体W2之间的距离、以
及位于上下位置的读取用导体R2与写入用导体Wl之间的距离均为L2。
在具有上述结构的图6的悬架基板910中，写入用导体W1、 W2 与读取用导体Rl之间的距离、和写入用导体Wl、 W2与读取用导体 R2之间的距离分别大致相等。由此，认为在写入电流流过写入用导体 Wl、 W2时，在读取用导体R1、 R2上产生的感应电动势的大小大致 相等。
但是，在该悬架基板910中，读取用导体R1与写入用导体W1之 间的材料、和读取用导体R2与写入用导体W2之间的材料不同。具体 地说，读取用导体R1与写入用导体W1之间的材料是空气，读取用导 体R2与写入用导体W2之间的材料是绝缘材料。
在此情况下，因为空气与绝缘材料的相对介电常数不同，所以读 取用导体Rl与写入用导体Wl之间的寄生电容、和读取用导体R2与 写入用导体W2之间的寄生电容不同。由此，写入用导体W1、 W2的 特性阻抗相互不同，读取用导体R1、 R2的特性阻抗相互不同。
结果，在电流流过写入用导体Wl、 W2时，在读取用导体Rl、 R2之间产生电位差，电流在读取用导体R1、 R2之间流动。因此，在 图6的悬架基板910中，也难以防止在写入用导体Wl、 W2与读取用 导体R1、 R2之间的串扰的产生。
能够考虑到，在图6的悬架基板910中，例如在第二绝缘层905 上以覆盖写入用导体W1和读取用导体R1的方式形成具有与第二绝缘 层905相同的相对介电常数的新的绝缘层，从而能够防止在写入用导 体W1、 W2与读取用导体R1、 R2之间的串扰的产生。
但是，即使采用这种结构，实际上也不能够充分地防止在写入用 导体W1、 W2与读取用导体R1、 R2之间的串扰的产生。
发明内容
本发明的目的是提供能够充分地防止在多个信号线路对间的串扰 的产生的配线电路基板及其制造方法。
(1) 本发明的一个方面的配线电路基板包括第一绝缘层；在第 一绝缘层上隔开间隔地形成的第一和第二配线图案；以覆盖第一和第 二配线图案的方式在第一绝缘层上形成的第二绝缘层；以覆盖第一和 第二配线图案的上方的方式在第二绝缘层上形成的金属层；在第二绝 缘层上以覆盖金属层的方式形成的第三绝缘层；在第三绝缘层上形成 的第三和第四配线图案；以及以覆盖第三和第四配线图案的方式在第 三绝缘层上形成的第四绝缘层，其中，第一和第二配线图案构成第一 信号线路对，第三和第四配线图案构成第二信号线路对。
在该配线电路基板中，在第一绝缘层上隔开间隔地形成有第一和 第二配线图案，以覆盖第一和第二配线图案的方式在第一绝缘层上形 成有第二绝缘层，以覆盖第一和第二配线图案的上方的方式在第二绝 缘层上形成有金属层。此外，以覆盖金属层的方式在第二绝缘层上形 成有第三绝缘层，在第三绝缘层上形成有第三和第四配线图案，以覆 盖第三和第四配线图案的方式在第三绝缘层上形成有第四绝缘层。
此处，在该配线电路基板中，第一和第二配线图案构成第一信号 线路对，第三和第四配线图案构成第二信号线路对。进一步，以覆盖 第一和第二配线图案的上方的方式设置有金属层。g卩，金属层设置在 第一信号线路对与第二信号线路对之间。
由此，在使用配线电路基板时，能够充分地防止在第一信号线路 对与第二信号线路对之间的串扰的产生。
(2) 也可以是，第一配线图案与第三配线图案夹着金属层相对配 置，第二配线图案与第四配线图案夹着金属层相对配置。
在此情况下，能够更充分地防止在第一信号线路对与第二信号线 路对之间的串扰的产生。
(3) 也可以是，配线电路基板还包括长尺状的金属基板；和设 置在金属基板上的用于进行信号的读写的头部，第一绝缘层形成在金 属基板上，第一、第二、第三和第四配线图案与头部电连接。
在此情况下，能够使用配线电路基板作为硬盘驱动装置等驱动装置的悬架基板。
而且，利用构成第一信号线路对的第一和第二配线图案、以及构 成第二信号线路对的第三和第四配线图案，能够对磁盘进行信息的写 入和读取。
由此，因为能够充分地防止在第一信号线路对与第二信号线路对 之间的串扰的产生，所以能够可靠地防止在写入时和读取时发生错误。 (4)本发明的另一方面的配线电路基板的制造方法包括在第一 绝缘层上隔开间隔地形成第一和第二配线图案的工序；以覆盖第一和
第二配线图案的方式在第一绝缘层上形成第二绝缘层的工序；以覆盖 第一和第二配线图案的上方的方式在第二绝缘层上形成金属层的工 序；以覆盖金属层的方式在第二绝缘层上形成第三绝缘层的工序；在 第三绝缘层上形成第三和第四配线图案的工序；以及以覆盖第三和第 四配线图案的方式在第三绝缘层上形成第四绝缘层的工序，其中，第 一和第二配线图案构成第一信号线路对，第三和第四配线图案构成第 二信号线路对。
根据该配线电路基板的制造方法，在第一绝缘层上隔开间隔地形 成第一和第二配线图案，以覆盖第一和第二配线图案的方式在第一绝 缘层上形成第二绝缘层，以覆盖第一和第二配线图案的上方的方式在 第二绝缘层上形成金属层。此外，以覆盖金属层的方式在第二绝缘层 上形成第三绝缘层，在第三绝缘层上形成第三和第四配线图案，以覆 盖第三和第四配线图案的方式在第三绝缘层上形成第四绝缘层。
在以上述方式制造的配线电路基板中，第一和第二配线图案构成 第一信号线路对，第三和第四配线图案构成第二信号线路对。进一步，
以覆盖第一和第二配线图案的上方的方式设置有金属层。即，金属层
设置在第一信号线路对与第二信号线路对之间。
由此，在使用配线电路基板时，能够充分地防止在第一信号线路
对与第二信号线路对之间的串扰的产生。
根据本发明，在使用配线电路基板时，能够充分地防止在第一信 号线路对与第二信号线路对之间的串扰的产生。
图1是本发明的一个实施方式的悬架基板的平面图。
图2是图1的悬架基板的A-A纵截面图。
图3是表示本发明的一个实施方式的悬架基板的制造工序的图。 图4是表示本发明的一个实施方式的悬架基板的制造工序的图。 图5是表示现有的悬架基板的一个例子的纵截面图。 图6是表示现有的悬架基板的另一个例子的纵截面图。
具体实施例方式
以下，参照附图，对本发明的实施方式的配线电路基板及其制造 方法进行说明。以下，作为本发明的实施方式的配线电路基板的一个 例子，对在硬盘驱动装置的致动器中使用的悬架基板的结构及其制造 方法进行说明。
(1-1)悬架基板的结构
图1是本发明的一个实施方式的悬架基板的俯视图，图2是图1 的悬架基板l的A-A纵截面图。
如图1所示，悬架基板1具有由金属制的长尺状基板形成的悬架 主体部IO。在悬架主体部10上，如粗实线所示，形成有写入用配线图 案W1、读取用配线图案R1、写入用配线图案W2和读取用配线图案 R2。
在悬架主体部IO的前端部，通过形成U字状的开口部11，设置 有磁头搭载部(以下，称为舌部(tongue)) 12。舌部12以相对于悬架 主体部10成规定角度的方式在虚线R的位置被弯曲加工。在舌部12 的端部形成有4个电极垫21、 22、 23、 24。
在悬架主体部10的另一端部形成有4个电极垫31、 32、 33、 34。 舌部12上的电极垫21 24与悬架主体部10的另一端部的电极垫31 34 分别通过配线图案Wl、 Rl、 W2、 R2电连接。此外，在悬架主体部 IO上形成有多个孔部H。
在悬架基板1上，在多个配线图案Wl、 W2、 Rl、 R2的形成区域， 以覆盖各配线图案W1、 W2、 Rl、 R2的方式形成有由多个层构成的绝 缘层40。如图2所示，绝缘层40由第一、第二、第三和第四绝缘层41、 42、 43、 44构成。在悬架主体部10上形成有第一绝缘层41。
在第一绝缘层41上形成有用于对未图示的磁盘进行信息的写入的 写入用配线图案W1、 W2。写入用配线图案W1、 W2以规定的间隔相 互平行地排列。
进一步，在第一绝缘层41上，以覆盖写入用配线图案Wl、 W2 的方式形成有第二绝缘层42。
以覆盖写入用配线图案Wl、 W2的上方的方式在第二绝缘层42 上形成有接地层(ground layer) GL。此外，在第二绝缘层42上，以 覆盖接地层GL的方式形成有第三绝缘层43。
在第三绝缘层43上，在写入用配线图案W1的上方位置形成有读 取用配线图案R1，在写入用配线图案W2的上方位置形成有读取用配 线图案R2。
进一步，在第三绝缘层43上，以覆盖读取用配线图案R1、 R2的 方式形成有第四绝缘层44。
在具有悬架基板1的未图示的硬盘装置中，在对磁盘进行信息的 写入时，电流流过一对写入用配线图案Wl、 W2。此外，在对磁盘进 行信息的读取时，电流流过一对读取用配线图案R1、 R2。 (1-2)悬架基板的制造
对悬架基板1的制造方法进行说明。以下，省略对图1的舌部12、 电极垫21~24、 31 34、以及孔部H的形成工序的说明。
图3和图4是表示本发明的一个实施方式的悬架基板1的制造工 序的纵截面图。首先，如图3 (a)所示，准备由不锈钢(SUS)构成 的长尺状基板作为悬架主体部10。然后，在悬架主体部IO上形成主要 由聚酰亚胺树脂构成的第一绝缘层41。
作为悬架主体部10，也可以使用由铝(Al)等其它材料代替不锈 钢而构成的长尺状基板。悬架主体部10的厚度tl例如为5"m以上50 gm以下，优选为10//m以上30//m以下。第一绝缘层41的厚度t2 例如为3 Aim以上20m m以下，优选为5m以上15 "m以下。
接着，如图3 (b)所示，在第一绝缘层41上形成由铜(Cu)构 成的写入用配线图案W1、 W2。写入用配线图案W1、 W2以规定的间隔形成为相互平行。
写入用配线图案W1、 W2例如可以使用半加法形成，也可以使用
减法(subtractive)等其它方法形成。
写入用配线图案W1、 W2不限于使用铜，也能够使用金(Au)、 铝等其它金属，或铜合金、铝合金等合金形成。
写入用配线图案Wl、 W2的厚度t3例如为3 a m以上16 m m以下， 优选为6Mm以上13wm以下。写入用配线图案W1、 W2的宽度sl、 s2例如为5 Mm以上30"m以下，优选为10"m以上25〃m以下。
写入用配线图案W1与写入用配线图案W2之间的间隔dl例如为 5//m以上100//m以下，优选为10m m以上60 m m以下。
在上述结构中，也可以在第一绝缘层41与写入用配线图案Wl、 W2之间分别配置金属薄膜。在此情况下，能够提高第一绝缘层41与 写入用配线图案W1、 W2的密接性。
之后，如图3 (c)所示，以覆盖写入用配线图案Wl、 W2的方式 在第一绝缘层41上形成主要由聚酰亚胺树脂构成的第二绝缘层42。
第二绝缘层42的厚度t4例如为4^m以上20/zm以下，优选为7 /im以上17^m以下。此外，从写入用配线图案W1、 W2的上表面至 第二绝缘层42的上表面的厚度hl例如为1 m m以上5 /i m以下。
接着，如图3 (d)所示，以覆盖写入用配线图案W1、 W2的上方 的方式在第二绝缘层42上形成由铜(Cu)构成的接地层GL。接地层 GL例如可以使用电解镀法形成，也可以使用溅射法等其它方法形成。
接地层GL的厚度t5例如为1 m以上10" m以下，优选为3 y m 以上8 v m以下。另外，接地层GL不限于使用铜，也能够使用金(Au)、 铝等其它金属，或铜合金、铝合金等合金形成。
接着，如图4 (e)所示，以覆盖接地层GL的方式在第二绝缘层 42上形成主要由聚酰亚胺树脂构成的第三绝缘层43。第三绝缘层43 的厚度t6例如为4"m以上20"m以下，优选为6"m以上15^m以 下。
如图4 (f)所示，在第三绝缘层43上形成由铜构成的读取用配线 图案R1、 R2。此处，读取用配线图案R1、 R2分别形成于写入用配线 图案W1、 W2的上方位置。由此，写入用配线图案Wl的上表面与读取用配线图案R1的下表面相对，写入用配线图案W2的上表面与读取
用配线图案R2的下表面相对。
读取用配线图案R1、 R2与写入用配线图案Wl、 W2以同样的方 式形成。写入用配线图案W2和读取用配线图案R2不限于使用铜，也 能够使用金(Au)、铝等其它金属，或铜合金、铝合金等合金形成。
读取用配线图案R1、R2的厚度t7例如为3/zm以上16〃m以下， 优选为6^m以上13^m以下。读取用配线图案R1、 R2的宽度s3、 s4例如为5 Mm以上30/im以下，优选为10//m以上25ym以下。
读取用配线图案Rl与读取用配线图案R2之间的间隔d2例如为5 Mm以上lOOym以下，优选为lO^m以上60wm以下。
也可以在第三绝缘层43与读取用配线图案Rl、 R2之间分别形成 金属薄膜。在此情况下，能够提高第三绝缘层43与读取用配线图案 Rl、 R2的密接性。
最后，如图4 (g)所示，以覆盖读取用配线图案Rl、 R2的方式 在第三绝缘层43上形成由聚酰亚胺树脂构成的第四绝缘层44。
第四绝缘层44的厚度t8例如为4"m以上20"m以下，优选为7 Mm以上17Mm以下。此外，从读取用配线图案R1、 R2的上表面至 第四绝缘层44的上表面的厚度h2例如为1 " m以上5 w m以下。
如上所述，通过在悬架主体部IO上形成多个配线图案Wl、 W2、 Rl、 R2和绝缘层40，完成悬架基板l。
在悬架基板l中，写入用配线图案W1、 W2的宽度sl、 s2相互等 同，读取用配线图案R1、 R2的宽度s3、 s4也相互等同。
写入用配线图案Wl和读取用配线图案Rl的宽度sl、 s3可以相 等，也可以不同。写入用配线图案W2和读取用配线图案R2的宽度s2、 s4可以相等，也可以不同。 (1-3)效果
在本实施方式的悬架基板1中，在第一绝缘层41上以被第二绝缘 层42覆盖的方式设置有写入用配线图案W1、 W2。此外，在第三绝缘 层43上，以被第四绝缘层44覆盖的方式设置有读取用配线图案Rl、 R2。进一步，在写入用配线图案W1、 W2与读取用配线图案R1、 R2 之间，以被第二绝缘层42和第三绝缘层43覆盖的方式设置有接地层GL。
由此，在使用悬架基板1时，能够充分地防止在写入用配线图案 Wl、 W2与读取用配线图案R1、 R2之间的串扰的产生。
从而，在具有悬架基板1的未图示的硬盘装置中，能够可靠地防 止在对磁盘进行信息的写入和读取时发生错误。 (1-4)另一实施方式
在上述实施方式中，写入用配线图案Wl与读取用配线图案R1相 互相对，并且，写入用配线图案W2与读取用配线图案R2相互相对， 但是，写入用配线图案Wl与读取用配线图案Rl也可以不相互相对， 写入用配线图案W2与读取用配线图案R2也可以不相互相对。
另外，优选以写入用配线图案Wl和写入用配线图案W2的中线 与读取用配线图案R1和读取用配线图案R2的中线重合的方式设置配 线图案W1、 W2、 Rl、 R2。
在上述实施方式中，虽然在第一绝缘层41上设置写入用配线图案 Wl、 W2，在第三绝缘层43上设置读取用配线图案Rl、 R2，但是也 可以在第一绝缘层41上设置读取用配线图案R1、 R2，在第三绝缘层 43上设置写入用配线图案W1、 W2。
此外，也可以不设置悬架主体部IO。
此外，作为第一 第四绝缘层41 44，也可以代替聚酰亚胺树脂， 使用环氧树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲 酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等其它树 脂材料。
此外，第一 第四绝缘层41 44也可以分别由不同的绝缘材料形成。
(1-5)权利要求项的各构成要素与实施方式的各部分的对应关系 以下，对权利要求项的各构成要素与实施方式的各部分的对应的 例子进行说明，但本发明并不限定于下述的例子。
在上述实施方式中，写入用配线图案Wl是第一配线图案的例子， 写入用配线图案W2是第二配线图案的例子，读取用配线图案R1是第 三配线图案的例子，读取用配线图案R2是第四配线图案的例子，接地 层GL是金属层的例子，悬架主体部10是金属基板的例子，舌部12
12是头部的例子。
作为权利要求项的各构成要素，也能够使用具有权利要求项所述 的结构或功能的其它各种要素。
权利要求
1. 一种配线电路基板，其包括第一绝缘层；在所述第一绝缘层上隔开间隔地形成的第一和第二配线图案；以覆盖所述第一和第二配线图案的方式在所述第一绝缘层上形成的第二绝缘层；以覆盖所述第一和第二配线图案的上方的方式在所述第二绝缘层上形成的金属层；在所述第二绝缘层上以覆盖所述金属层的方式形成的第三绝缘层；在所述第三绝缘层上形成的第三和第四配线图案；以及以覆盖所述第三和第四配线图案的方式在所述第三绝缘层上形成的第四绝缘层，其中，所述第一和第二配线图案构成第一信号线路对，所述第三和第四配线图案构成第二信号线路对。
2. 如权利要求l所述的配线电路基板，其特征在于 所述第一配线图案与所述第三配线图案夹着所述金属层相对配置，所述第二配线图案与所述第四配线图案夹着所述金属层相对配 置。
3. 如权利要求l所述的配线电路基板，其特征在于，还包括 长尺状的金属基板；和设置在所述金属基板上的用于进行信号的读写的头部，所述第一绝缘层形成在所述金属基板上，所述第一、第二、第三和第四配线图案与所述头部电连接。
4. 一种配线电路基板的制造方法，其特征在于，包括 在第一绝缘层上隔开间隔地形成第一和第二配线图案的工序； 以覆盖所述第一和第二配线图案的方式在所述第一绝缘层上形成第二绝缘层的工序；以覆盖所述第一和第二配线图案的上方的方式在所述第二绝缘层 上形成金属层的工序；以覆盖所述金属层的方式在所述第二绝缘层上形成第三绝缘层的工序；在所述第三绝缘层上形成第三和第四配线图案的工序；以及 以覆盖所述第三和第四配线图案的方式在所述第三绝缘层上形成第四绝缘层的工序，其中，所述第一和第二配线图案构成第一信号线路对，所述第三和第四配线图案构成第二信号线路对。
全文摘要
本发明提供配线电路基板及其制造方法。在悬架主体部上形成第一绝缘层，在第一绝缘层上形成写入用配线图案。在第一绝缘层上以覆盖配线图案的方式形成第二绝缘层。以覆盖配线图案的上方的方式在第二绝缘层上形成接地层。并且，在第二绝缘层上以覆盖接地层的方式形成第三绝缘层。在第三绝缘层上形成读取用配线图案。在第三绝缘层上以覆盖配线图案的方式形成第四绝缘层。
文档编号H05K1/02GK101504836SQ20091000049
公开日2009年8月12日 申请日期2009年2月5日 优先权日2008年2月5日
发明者内藤俊树, 本上满, 龟井胜利 申请人:日东电工株式会社