专利名称：配线电路基板的制作方法
技术领域：
本发明涉及配线电路基板。
背景技术：
在硬盘驱动装置等驱动装置中能够使用致动器(actuator)。这种致 动器包括以能够旋转的方式设置在旋转轴上的臂和安装在臂上的磁 头用的悬挂基板。悬挂基板为用于将磁头定位于磁盘的期望的磁道上 的配线电路基板。
图6是表示现有的悬挂基板的一例的纵截面图。在图6的悬挂基 板900中，在金属基板902上形成有绝缘层903。在绝缘层903上，按 顺序排列地形成有一对写入用导体Wl、 W2和一对读取用导体Rl、 R2。
导体Wl、 W2、 Rl、 R2的一端分别与磁头(未图示)连接。此外， 导体W1、 W2、 Rl、 R2的另一端分别与写入用和读取用的电路(未图 示)电连接。
在该悬挂基板900中，当写入电流流过写入用导体Wl、 W2时， 由于电磁感应而在读取用导体R1、 R2上产生感应电动势。
在此，写入用导体W1、 W2和读取用导体R1之间的距离，小于 写入用导体W1、 W2和读取用导体R2之间的距离。由此，在产生于 读取用导体RK R2上的感应电动势中存在电动势差。其结果是，在读 取用导体R1、 R2中流过电流。S卩，在写入用导体W1、 W2与读取用 导体R1、 R2之间发生串扰。
于是，在日本特开2004-133988号公报中，为了防止在写入用导体 Wl、 W2和读取用导体R1、 R2之间产生串扰，提出了图7所示的配 线电路基板的方案。
图7是表示现有的悬挂基板的另一示例的纵截面图。在该悬挂基 板910中，在金属基板902上形成有第一绝缘层904。在第一绝缘层904上，写入用导体W2和读取用导体R2以间隔距离L1的方式形成。
在第一绝缘层904上，以覆盖写入用导体W2和读取用导体R2的 方式形成有第二绝缘层905。在第二绝缘层905上，在读取用导体R2 的上方位置形成有写入用导体Wl，在写入用导体W2的上方位置形成 有读取用导体R1。
位于上下方的读取用导体R1和写入用导体W2之间的距离，以及 位于上下方的读取用导体R2和写入用导体Wl之间的距离均为L2。
在具有上述结构的图7的悬挂基板910中，写入用导体W1、 W2 和读取用导体R1之间的距离，以及写入用导体W1、 W2和读取用导 体R2之间的距离大致相同。由此，在写入用导体W1、 W2中流过写 入电流的情况下，能够认为在读取用导体R1、 R2上产生的感应电动势 的大小变得大致相等。
但是，在图6和图7所示的悬挂基板900、 910中，导体W1、 W2、 Rl、 R2的阻抗根据导体W1、 W2、 Rl、 R2与金属基板902之间的耦 合电容的大小而变化。
此处，在图7的悬挂基板910中，写入用导体W1和金属基板902 之间的距离与写入用导体W2和金属基板902之间的距离不同。此外， 读取用导体Rl和金属基板卯2之间的距离与读取用导体R2和金属基 板902之间的距离也不同。
在此情况下，写入用导体Wl和金属基板902之间的耦合电容与 写入用导体W2和金属基板902之间的耦合电容不同。此外，读取用 导体Rl和金属基板902之间的耦合电容与读取用导体R2和金属基板 902之间的耦合电容不同。
因此，在悬挂基板910的结构中，在写入用导体W1和写入用导 体W2上产生阻抗差，在读取用导体Rl和读取用导体R2上产生阻抗 差。由此，存在在通过写入用导体W1、 W2进行的差动信号的传送中 发生错误以及在通过读取用导体R1、R2进行的差动信号的传送中发生 错误的问题。
发明内容
本发明的目的在于提供一种能够充分地防止发生信号的传送错误的配线电路基板。
(1) 本发明的一个方面的配线电路基板包括导电性基板；在导
电性基板上形成的第一绝缘层；在第一绝缘层上形成的第一配线图案; 以覆盖第一配线图案的方式在第一绝缘层上形成的第二绝缘层；在第 二绝缘层上形成的第二配线图案；和以覆盖第二配线图案的方式在第 二绝缘层上形成的第三绝缘层，第一和第二配线图案构成第一信号线 路对，第二配线图案的宽度大于第一配线图案的宽度。
在该配线电路基板中，在导电性基板上形成有第一绝缘层，在第 一绝缘层上形成有第一配线图案。此外，以覆盖第一配线图案的方式 在第一绝缘层上形成有第二绝缘层，在第二绝缘层上形成有第二配线 图案。而且，以覆盖第二配线图案的方式在第二绝缘层上形成有第三 绝缘层。第二配线图案的宽度设定为比第一配线图案的宽度大。在这 样的结构中，由第一和第二配线图案构成第一信号线路对。
在此，在该配线电路基板中，第一配线图案和导电性基板之间的 距离比第二配线图案和导电性基板之间的距离短。另一方面，第二配 线图案的宽度大于第一配线图案的宽度。由此，相对于导电性基板的 第一配线图案的静电电容和相对于导电性基板的第二配线图案的静电 电容变得大致相等。
在此情况下，能够防止在第一配线图案的阻抗和第二配线图案的 阻抗间产生阻抗差。由此，能够充分地防止因第一信号线路对的不平 衡导致发生信号的传送错误。
(2) 也可以分别设定第一和第二配线图案的宽度，使得第一配线 图案的阻抗和第二配线图案的阻抗大致相等。
在此情况下，能够可靠地防止因第一信号线路对的不平衡导致发 生信号的传送错误。
(3) 也可以为以下方式，配线电路基板还包括与第一配线图案 隔开间隔在第一绝缘层上形成的第三配线图案，和与第二配线图案隔 开间隔在第二绝缘层上形成的第四配线图案，第三和第四配线图案构 成第二信号线路对，第四配线图案的宽度大于第三配线图案的宽度。
在此情况下，能够使用第一信号线路对和第二信号线路对传送表 示不同的信息的信号。此外，因为第四配线图案的宽度大于第三配线图案的宽度，所以 相对于导电性基板的第三配线图案的静电电容和相对于导电性基板的 第四配线图案的静电电容大致相等。由此，能够防止在第三配线图案 的阻抗和第四配线图案的阻抗之间产生阻抗差。其结果是，能够可靠 地防止因第二信号线路对的不平衡导致发生信号的传送错误。
(4) 也可以分别设定第三和第四配线图案的宽度，使得第三配线 图案的阻抗与第四配线图案的阻抗大致相等。
在此情况下，能够可靠地防止因第二信号线路对的不平衡导致发 生信号的传送错误。
(5) 配线电路基板还可以包括在第一绝缘层上在第一配线图案和
第三配线图案之间形成的第五配线图案。
在此情况下，在形成第二绝缘层时，能够防止第二绝缘层的第一 配线图案和第三配线图案之间的区域的上表面弯曲为凹状。由此，当 在第二绝缘层上形成第二和第四配线图案时，能够防止第二和第四配 线图案产生不良。能够提高配线电路基板的成品率。
(6) 配线电路基板还可以包括设置在导电性基板上的用于进行信 号的读写的头部，第一、第二、第三和第四配线图案与头部电连接。
在此情况下，能够将配线电路基板作为硬盘驱动装置等驱动装置 的悬挂基板使用。
而且，通过构成第一信号线路对的第一和第二配线图案，以及构 成第二信号线路对的第三和第四配线图案，能够对磁盘进行信息的写 入和读取。
在此情况下，因为能够充分地防止在第一信号线路对和第二信号 线路对中发生信号的传送错误，所以在写入时和读取时能够可靠地防 止发生错误。
根据本发明，能够充分地防止发生信号的传送错误。
图1是本发明的第一实施方式的悬挂基板的平面图。
图2是图1的悬挂基板的A-A线纵截面图。
图3是表示第一实施方式的悬挂基板的制造工序的图。图4是表示第一实施方式的悬挂基板的制造工序的图。 图5是表示本发明的第二实施方式的悬挂基板的截面图。 图6是表示现有的悬挂基板的一例的纵截面图。 图7是表示现有的悬挂基板的另一例的纵截面图。
具体实施例方式
以下，参照附图，对本发明的实施方式的配线电路基板及其制造 方法进行说明。以下，作为本发明的实施方式的配线电路基板的一例， 对用于硬盘驱动装置的致动器的悬挂(suspension)基板的结构及其制 造方法进行说明。
<第一实施方式> (1)悬挂基板的结构
图1是本发明的第一实施方式的悬挂基板的俯视图，图2是图1 的悬挂基板1的A-A线纵截面图。
如图1所示，悬挂基板1包括通过金属制的较长形状的基板形成 的悬挂主体部IO。在悬挂主体部10上，如粗实线所示，形成有写入用 配线图案W1、 W2和读取用配线图案R1、 R2。
在悬挂主体部10的前端部，通过形成U字形的开口部11设置有 磁头搭载部(以下称为舌部)12。舌部12以相对于悬挂主体部10成 规定的角度的方式在虚线R处被弯曲加工。在舌部12的端部形成有4 个电极垫21、 22、 23、 24。
在悬挂主体部10的另一端部形成有4个电极垫31、 32、 33、 34。 舌部12上的电极垫21 24和悬挂主体部10的另一端部的电极垫31 34分别通过配线图案Wl、 W2、 Rl、 R2电连接。此外，在悬挂主体 部IO形成有多个孔部H。
在悬挂基板l上，在多个配线图案W1、 W2、 Rl、 R2的形成区域 中，以覆盖各配线图案W1、 W2、 Rl、 R2的方式形成有由多个层构成 的绝缘层40。
如图2所示，绝缘层40由第一、第二和第三绝缘层41、 42、 43 构成。在悬挂主体部10上形成有第一绝缘层41。
在第一绝缘层41上，形成有用于对未图示的磁盘进行信息的写入的写入用配线图案Wl、和用于对磁盘进行信息的读取的读取用配线图
案R1。写入用配线图案Wl和读取用配线图案R1以规定的间隔相互
平行地排列。
进而，在第一绝缘层41上，以覆盖写入用配线图案W1和读取用 配线图案R1的方式形成有第二绝缘层42。
在第二绝缘层42上，在写入用配线图案W1的上方位置形成有写 入用配线图案W2，在读入用配线图案R1的上方位置形成有读入用配 线图案R2。写入用配线图案W2形成为与写入用配线图案Wl相比宽 度更宽，读取用配线图案R2形成为与读取用配线图案Rl相比宽度更 宽。
进一步，在第二绝缘层42上，以覆盖写入用配线图案W2和读取 用配线图案R2的方式形成有第三绝缘层43。
在设置有悬挂基板1的未图示的硬盘装置中，当对磁盘写入信息 时在一对写入用配线图案Wl、 W2中流过电流。此外，在相对于磁盘 读取信息时在一对读入用配线图案R1、 R2中流过电流。 (2)悬挂基板的制造
对悬挂基板1的制造方法进行说明。以下，省略对图1的舌部12、 电极垫21 24、 31 34、和孔部H的形成工序的说明。
图3和图4是表示本实施方式的悬挂基板1的制造工序的纵截面 图。首先，如图3 (a)所示，作为悬挂主体部10，准备由不锈钢(SUS) 构成的较长形状的基板。而后，在悬挂主体部10上形成主要由聚酰亚 胺树脂构成的第一绝缘层41。
作为悬挂主体部10，也可以代替不锈钢，使用由铝(Al)等其他 金属材料构成的长尺状基板。悬挂主体部10的厚度tl例如为5 u m以 上50um以下，优选为10um以上30iim以下。第一绝缘层41的厚 度t2例如为lum以上20um以下，优选为2"m以上15um以下。
接着，如图3 (b)所示，在第一绝缘层41上形成由铜(Cu)构 成的写入用配线图案Wl和读取用配线图案Rl。写入用配线图案Wl 和读取用配线图案Rl以规定的间隔相互平行地形成。
写入用配线图案Wl和读取用配线图案R1可以使用例如半添加法 形成，也可以使用消减法(subtractive method)等其他方法形成。写入用配线图案Wl和读取用配线图案R1不限于铜，还能够使用
金(Au)、铝等其他金属或者铜合金、铝合金等合金形成。
写入用配线图案W1和读取用配线图案R1的厚度t3为例如lum 以上20nm以下，优选为2um以上13um以下。写入用配线图案 Wl和读取用配线图案Rl的宽度sl、s2为例如5 u m以上30 ii m以下， 优选为10y m以上25um以下。
写入用配线图案Wl和读取用配线图案R1之间的间隔dl，例如为 5um以上100um以下，优选为10 u m以上60 u m以下。
在上述结构中，也可以在第一绝缘层41和写入用配线图案Wl之 间、以及第一绝缘层41和读取用配线图案Rl之间分别形成金属薄膜。 在此情况下，能够提高第一绝缘层41和写入用配线图案Wl的贴紧性 以及第一绝缘层41和读取用配线图案R1的贴紧性。
之后，如图3 (c)所示，以覆盖写入用配线图案Wl和读取用配 线图案R1的方式在第一绝缘层41上形成主要由聚酰亚胺树脂构成的 第二绝缘层42。
第二绝缘层42的厚度t4例如为4 u m以上25 y m以下，优选为7 nm以上17lim以下。此外，从写入用配线图案Wl和读取用配线图 案Rl的上表面至第二绝缘层42的上表面的厚度hl ，例如为1 P m以 上5um以下。
接着，如图4(d)所示，在第二绝缘层42上形成由铜构成的写入 用配线图案W2和读取用配线图案R2。在此，写入用配线图案W2和 读取用配线图案R2分别形成于写入用配线图案W1和读取用配线图案 Rl的上方位置。
由此，写入用配线图案Wl的上表面与写入用配线图案W2的下 表面相对，读取用配线图案R1的上表面与读取用配线图案R2的下表 面相对。
写入用配线图案W2和读取用配线图案R2与配线图案Wl、 Rl同 样地形成。写入用配线图案W2和读取用配线图案R2不限于铜，能够 使用金(Au)、铝等其他金属或者铜合金、铝合金等合金形成。
写入用配线图案W2和读取用配线图案R2的厚度t5例如为1 u m 以上20um以下，优选为2um以上13um以下。写入用配线图案W2和读取用配线图案R2之间的间隔d2，例如为5nm以上100"m 以下，优选为10um以上30"m以下。
写入用配线图案W2和读取用配线图案R2的宽度s3、 s4设定为 比写入用配线图案Wl和读取用配线图案Rl的宽度sl、 s2大。宽度 s3、 s4例如为20um以上200um以下，优选为30u m以上100u m 以下。
而且，在本实施方式中，以使得写入用配线图案Wl的阻抗和写 入用配线图案W2的阻抗相同的方式设定宽度sl、 s3，以使得读取用 配线图案R1的阻抗和读取用配线图案R2的阻抗相同的方式设定宽度 s2、 s4。
详细而言，以使的相对于悬挂主体部10的写入用配线图案Wl的 静电电容与相对于悬挂主体部10的写入用配线图案W2的静电电容大 致相同的方式设定宽度sl、 s3。此外，以使得相对于悬挂主体部10的 读取用配线图案R1的静电电容和相对于悬挂主体部10的读取用配线 图案R2的静电电容大致相同的方式设定宽度s2、 s4。
也可以在第二绝缘层42与写入用配线图案W2之间以及第二绝缘 层42与读取用配线图案R2之间分别形成金属薄膜。在此情况下，能 够提高第二绝缘层42和写入用配线图案W2的贴紧性以及第二绝缘层 42和读取用配线图案R2的贴紧性。
最后，如图4 (e)所示，以覆盖写入用配线图案W2和读取用配 线图案R2的方式在第二绝缘层42上形成主要由聚酰亚胺树脂组成的 第三绝缘层43。
第三绝缘层43的厚度t6例如为4 u m以上25 u m以下，优选为7 um以上17um以下。此外，从写入用配线图案W2和读取用配线图 案R2的上表面至第三绝缘层43的上表面的厚度h2例如为1 u m以上 5卩m以下。
如上所述，通过在悬挂主体部10上形成多个配线图案W1、 W2、 Rl、 R2和绝缘层40，完成悬挂基板l。
写入用配线图案Wl和读取用配线图案Rl的宽度sl、 s2可以相 同，也可以不同。写入用配线图案W2和读取用配线图案R2的宽度s3、 s4可以相同，也可以不同。而且，优选以使得写入用配线图案Wl的中线和写入用配线图案
W2的中线重合的方式配置写入用配线图案W1、 W2。此外，优选以使 得读取用配线图案R1的中线和读取用配线图案R2的中线重合的方式 配置读取用配线图案R1、 R2。
在第一 第三绝缘层41 43中，也可以代替聚酰亚胺树脂，使用 环氧树脂、丙烯酸(acryl)树脂、聚醚腈树脂、聚醚砜树脂、聚对苯 二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等其 他树脂材料。
而且，第一 第三绝缘层41 43可以分别由不同的绝缘材料形成， 也可以由相同的绝缘材料形成。
此外，也可以进一步在第二绝缘层42和第三绝缘层43之间形成 由其他绝缘材料构成的绝缘层。此外，也可以进一步在悬挂主体部10 和第一绝缘层41之间形成由其他绝缘材料构成的绝缘层。 (3)效果
在本实施方式的悬挂基板1中，在写入用配线图案Wl的上方配 置有写入用配线图案W2，在读取用配线图案R1的上方配置有读取用 配线图案R2。因此，写入用配线图案W1、 W2和读取用配线图案R1 之间的距离与写入用配线图案Wl、 W2和读取用配线图案R2之间的 距离大致相同。由此，在写入用配线图案W1、 W2中流过写入电流的 情况下，能够认为读取用配线图案R1、 R2上产生的感应电动势的大小 大致相等。
由此，能够防止写入用配线图案W1、 W2和读取用配线图案R1、 R2之间发生串扰。
此外，将写入用配线图案W2的宽度s3设定为比写入用配线图案 Wl的宽度sl更宽，使得写入用配线图案Wl的阻抗和写入用配线图 案W2的阻抗相等。
同样，将读取用配线图案R2的宽度s4设定为比读取用配线图案 Rl的宽度s2更宽，使得读取用配线图案R1的阻抗和读取用配线图案 R2的阻抗相等。
其结果是，能够可靠地防止因写入用配线图案W1、 W2的不平衡 导致发生差动信号的传送错误以及因读取用配线图案R1、R2的不平衡导致发生差动信号的传送错误。
以上的结果是，在设置悬挂基板1的未图示的硬盘装置中，能够 可靠地防止在相对于磁盘写入信息和读取信息时发生错误。
<第二实施方式>
第二实施方式的悬挂基板与第一实施方式的悬挂基板1的不同之 处如下。
图5是第二实施方式的悬挂基板2的截面图。
如图5所示，在本实施方式中，在第一绝缘层41上在写入用配线 图案Wl和读取用配线图案Rl之间设置有辅助用配线图案50。
在此情况下，在形成第二绝缘层42时，能够防止第二绝缘层42 的写入用配线图案Wl和读取用配线图案R1之间的区域的上表面弯曲 成凹状。由此，在第二绝缘层42上形成写入用配线图案W2和读取用 配线图案R2时，能够防止在写入用配线图案W2和读取用配线图案 R2中产生不良之处。其结果是，能够提高悬挂基板2的成品率。
而且，辅助用配线图案50优选形成在写入用配线图案Wl和读取 用配线图案R1的中线上。此外，辅助用配线图案50能够使用与配线 图案W1、 W2、 Rl、 R2相同的材料形成。
<权利要求的各构成要素与实施方式的各部分的对应关系>
以下，对权利要求的各构成要素与实施方式的各部分的对应的示 例进行说明，但本发明不限于下述示例。
在上述实施方式中，悬挂基板主体部IO为导电性基板的示例，写 入用配线图案Wl或者读取用配线图案R1为第一或者第三配线图案的 示例，写入用配线图案W2或者读取用配线图案R2为第二或者第四配 线图案的示例，辅助用配线图案50为第五配线图案的示例，舌部12 为头部的示例。
作为权利要求的各构成要素，还能够使用具有权利要求中记载的 结构或功能的其他各种要素。
权利要求
1. 一种配线电路基板，其特征在于，包括导电性基板；在所述导电性基板上形成的第一绝缘层；在所述第一绝缘层上形成的第一配线图案；以覆盖所述第一配线图案的方式在所述第一绝缘层上形成的第二绝缘层；在所述第二绝缘层上形成的第二配线图案；和以覆盖所述第二配线图案的方式在所述第二绝缘层上形成的第三绝缘层，其中，所述第一和第二配线图案构成第一信号线路对，所述第二配线图案的宽度大于所述第一配线图案的宽度。
2. 如权利要求l所述的配线电路基板，其特征在于-所述第一和第二配线图案的宽度被分别设定，使得所述第一配线图案的阻抗与所述第二配线图案的阻抗大致相同。
3. 如权利要求l所述的配线电路基板，其特征在于，还包括 与所述第一配线图案隔开间隔地在所述第一绝缘层上形成的第三配线图案；和与所述第二配线图案隔开间隔地在所述第二绝缘层上形成的第四 配线图案，其中，所述第三和第四配线图案构成第二信号线路对， 所述第四配线图案的宽度大于所述第三配线图案的宽度。
4. 如权利要求3所述的配线电路基板，其特征在于 所述第三和第四配线图案的宽度被分别设定，使得所述第三配线图案的阻抗与所述第四配线图案的阻抗大致相同。
5. 如权利要求3所述的配线电路基板，其特征在于，还包括在所述第一绝缘层上，在所述第一配线图案和所述第三配线图案 之间形成的第五配线图案。
6.如权利要求3所述的配线电路基板，其特征在于 还包括设置在所述导电性基板上的用于进行信号的读写的头部， 所述第一、第二、第三和第四配线图案与所述头部电连接。
全文摘要
本发明提供一种配线电路基板，其中，在悬挂主体部上形成有第一绝缘层，在第一绝缘层上形成有写入用配线图案和读取用配线图案。在第一绝缘层上以覆盖配线图案的方式形成有第二绝缘层。在第二绝缘层上形成有写入用配线图案和读取用配线图案。在第二绝缘层上以覆盖配线图案的方式形成有第三绝缘层。配线图案的宽度比配线图案的宽度更大，配线图案的宽度比配线图案的宽度更大。
文档编号H05K1/02GK101521019SQ200910118370
公开日2009年9月2日 申请日期2009年2月27日 优先权日2008年2月27日
发明者何文逸, 龟井胜利 申请人:日东电工株式会社