专利名称：二线制led驱动电路以及led驱动系统的制作方法
技术领域：
本实用新型涉及LED驱动领域，尤其涉及一种LED驱动电路、LED驱动系统。
背景技术：
现有LED灯管再显示领域的应用中，LED的驱动电路通常采用串行结构， 一般需要 传输4个信号，即数据(DATA)、移位(CLK)、锁存(STB)和使能(EN)，除了数据采用菊花链式 的拓扑形式外，其他的信号均需要外加驱动电路。 具体参见图1所示，由控制器101发出数据、移位、锁存、使能信号，控制器101将 移位、锁存、使能控制信号输送至第一信号驱动芯片102，控制器101将数据传输至相邻的 第一串并转换芯片103，第一信号驱动芯片102根据控制信号产生足够的驱动信号提供给 与本第一信号驱动芯片102相电连接的第一串并转换芯片103进行转换，由其将驱动信号 输送至第一灯簇104，第一灯簇104根据控制信号显示数据；同时，第一串并转换芯片103 根据第一灯簇104显示的数据将未显示的数据(新数据)传输至第二串并转换芯片1032， 第一信号驱动芯片102将移位、锁存、使能控制信号输送至第二信号驱动芯片1031，依此类 推进行级联的信号传输方式实现LED的控制驱动。 在实际的灯光工程中，每组LED灯簇之间往往间隔一定的距离(几厘米到几十 米)，同时，需要在单串上级联尽可能多的灯簇，以便降低控制成本，这种模式在实际应用中 存在如下的问题 1、各级灯簇之间需要4根金属线来传输信号，距离较远时传输成本较高，对插接 件的要求也相应提高； 2、实际应用中，考虑成本问题，每根金属线不会独立屏蔽，信号之间互相有串扰， 导致传给下一级的信号可能出现误码； 3、即使忽略干扰问题，由于金属线的分布电容、电感等传输效应，信号在级联过程 中不可避免的会发生变形(而且这种变形将逐级累积)，特别是频率最高的时钟(CLK)信 号，级联到一定数量甚至会湮灭； 4、常规的驱动芯片实现灰度显示必须通过不断刷新数据来实现，这就提高了控制 器101成本，同时又受到传输通道中数据速率的限制，使得实现高阶灰度显示十分困难。
实用新型内容本实用新型第一目的在于提供一种LED驱动电路，其有利提高信号传输的抗干 扰性，提高LED显示质量。 本实用新型第二目的在于提供一种LED驱动系统，其有利提高信号传输的抗干 扰性，提高LED显示质量。 本实用新型提供的一种LED驱动电路，包括差分接收接口、信号解析模块、信号 再生模块、P丽发生器、灯簇驱动电路、时钟发生器、差分发送接口 ，其中， 所述差分接收接口用于接收外部的差分信号；[0013] 所述信号解析模块与所述差分接收接口电连接，用于根据所述差分信号生成脉宽 调制数据； 所述P丽发生器分别与所述信号解析模块、时钟发生器电连接，用于根据所述时 钟发生器的时钟，得到设定占空比的脉宽调制输出，其中，所述时钟发生器用于按照外部的 基准时间计时； 所述灯簇驱动电路与所述P丽发生器电连接，用于接收脉宽调制输出以驱动本级 的LED灯簇; 所述信号再生模块与所述信号模块电连接，用于将接收的脉宽调制数据除去本 级灯簇显示的数据外的剩余数据整形，得到下级输出数据，并将其传递至所述差分发送接 □; 所述差分发送接口与所述信号再生模块电连接，用于将所述下级输出数据采用差 分的形式发送至下一级电路。
可选地，还包括串行输入接口、逻辑选择模块、串行数据输出接口 ；其中， 所述串行输入接口，用于接入外部的串行数据； 所述逻辑选择模块设置在所述串行输入接口、逻辑选择模块、以及所述信号解析
模块之间，用于选择向所述信号解析模块输入所述串行数据还是差分数据； 所述串行数据输出接口与所述信号再生模块电连接，用于采用串行的方式输出
所述信号再生模块的数据得到的数据。
可选地，所述灯簇驱动电路为恒流驱动电路。
可选地，所述时钟发生电路为环形振荡电路。 可选地，所述LED驱动电路集成在一集成电路芯片中。 本实用新型提供的一种LED驱动系统，包括，多级LED灯簇， 所述各级LED灯簇分别连接有上述任一种LED驱动电路， 所述各级的LED驱动电路分别与前一级的LED驱动电路的、以及后一级的LED驱 动电路电连接。 由上可见，应用本实施例技术方案存在以下的有益效果 第一，由于在本实施例的数据传输中采用差分传输的技术，把内部单线的信号变 成抗干扰性很强的两线信号，这样即使不加评比，也能够很有效的抑制信号传输过程中的 共模干扰和传输效应，不但有利于减少传输过程中的信号干扰，有利于提高传输质量，从而 提高LED显示的质量、以及发光均匀度(其与驱动信号的纯净性密切相关)，相对于现有技 术还有利于降低传输线路成本。 第二，本实施在信号解析模块以及灯簇驱动电路之间设置P丽发生器，通过脉宽 调制使得高灰度显示成为可能，实验证明，应用本技术方案完全可以实现1024级灰度显 示。 第三，在本LED驱动电路中设置有时钟发生电路，P丽发生器根据该时钟信号输 出，在应用中可以在LED驱动系统中选用一个统一的时钟基准，这样能够保证系统中的时 钟保持同步，各级LED灯簇的数据显示具有较好的同步性，进一步提高显示的质量。另外， 采用共同的时钟基准还有利于减少传输信号数量。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，
并不构成对本实用新型的不当限定，在附图中 图1为现有技术中常用的LED控制电路结构示意图； 图2为本实用新型实施例1提供的一种LED控制电路结构示意图； 图3为本实用新型实施例1图1提供的LED控制电路的单线控制时序示意图； 图4为本实用新型实施例2提供的一种LED控制电路结构示意图； 图5为本实用新型实施例3提供的一种LED灯簇控制系统的结构示意图。
具体实施方式下面将结合附图以及具体实施例来详细说明本实用新型，在此本实用新型的示意
性实施例以及说明用来解释本实用新型，但并不作为对本实用新型的限定。[0039] 实施例1 : 参见图2所示，本实施例提供的一种LED驱动电路，主要包括差分接收接口 201、信号解析模块202、信号再生模块206、P丽发生器203、灯簇驱动电路204、时钟发生器205、差分发送接口 207。 其中各部件的功能以及各部件的连接关系如下 差分接收接口 201用于接收外部的差分信号；信号解析模块202与差分接收接口201电连接，该信号解析模块202用于根据差分接收接口 201输入的差分信号生成脉宽调制(Pulse Width Modulation,简称P丽)数据；P丽发生器203连接在信号解析模块202以及灯簇驱动电路204之间，该P丽发生器203还与时钟发生器205电连接，该P丽发生器203用于根据时钟发生器205的时钟按照设定的占空比(根据时钟信号确定)脉宽调制数据输出至灯簇驱动电路204;时钟发生器205用于按照外部的基准时间计时，提供本息片内的时钟信号。灯簇驱动电路204与本级的LED灯簇电连接，用于驱动本级的LED灯簇；信号再生模块206与信号模块电连接，用于接收信号解析模块202生成的串行数据对应的脉宽调制数据，将接收的脉宽调制数据除去本级灯簇显示的数据外的剩余数据整形，得到输出到下一级的数据信号，传递至差分发送接口 207 ;差分发送接口 207与信号再生模块206电连接，用于将信号再生模块206传递至本接口 207的数据信号按照差分的方式发送至下一级电路。 本实施例LED驱动电路的工作原理是，差分接收接口 201接入输入的差分信号差分正输入信号(SDP)、差分负输入信号(SDN)，二选一逻辑选择模块可以通过设定的逻辑设有单线模式、双线模式，信号解析模块202根据输入的差分信号、以及串行数据生成P丽数据；P丽发生器203接收信号解析模块202的P丽数据，并根据时钟信实现预定的占空比的输出，由于P丽数据宽度决定了输出的精度，在本实施例中可以采用三路IO比特的格式，即1024级灰度，在实际中也可以根据需要设计成8比特、12比特或者16比特。灯簇驱动电路204根据P丽发生器203的输出驱动本级的LED灯簇。同时，信号再生模块206将信号解析模块202输入序列信号除去属于本级显示数据外(带以0电平输出)，把剩余的数据整形后转发到差分发送接口 207，由该差分发送接口 207将信号发送至下一级的LED灯簇驱动电路204以驱动下一级的LED灯簇，该下一级的LED灯簇驱动电路204、以及原理可与图2、3所示的同理。 参见图3所示，本实施例中采用一个需要一个长时间的0电平作为起始帧(301)，其时间的跨度要大于每个数据BIT的周期，我们设计中数据速率不小于40KBPS，所以此0电平时间应在25微秒以上，兼顾芯片之间的时钟频率误差，我们一般取40微秒以上。参见DI所示，有效的数据每个数据帧(300)由30个数据比特组成，每个比特由一段高电平和一段低电平组成，通过测量高低电平的时间宽度，如果高电平时间大于低电平时间则数据为1，否则数据为O。在图3中，301表示在当前级灯簇显示的数据，信号再生单元206得到的下一级信号参见图中的Do所示，Do中将信号再生模块206输入序列中的信号DI除去属于自身的数据(301)外(代以0电平输出)，把剩余的数据整形后(Do)转发到下一级。[0045] 在信号传输的过程中可以设定将点评大于TO的信号定为"l"的数据，电平小于T0的信号定为"0"的数据， 其中，上述的LED驱动电路可以集成设置在一个集成电路芯片(IC)中，在实际应
用时，仅需要应用该芯片即可实现各种功能，使得安装实施方便快捷。 由上可见，应用本实施例技术方案存在以下的有益效果 第一，由于在本实施例的数据传输中采用差分传输的技术，把内部单线的信号变成抗干扰性很强的两线信号，这样即使不加评比，也能够很有效的抑制信号传输过程中的共模干扰和传输效应，不但有利于减少传输过程中的信号干扰，有利于提高传输质量，从而提高LED显示的质量、以及发光均匀度(其与驱动信号的纯净性密切相关)，相对于现有技术还有利于降低传输线路成本。 第二，本实施在信号解析模块202以及灯簇驱动电路204之间设置P丽发生器203，通过脉宽调制使得高灰度显示成为可能，实验证明，应用本技术方案完全可以实现1024级灰度显示。 第三，在本LED驱动电路中设置有时钟发生电路，P丽发生器203根据该时钟信号输出，在应用中可以在LED驱动系统中选用一个统一的时钟基准，这样能够保证系统中的时钟保持同步，各级LED灯簇的数据显示具有较好的同步性，进一步提高显示的质量。另外，采用共同的时钟基准还有利于减少传输信号数量。 在本实施例中可以使用一个环形振荡器电路，频率在10兆，基于半导体工艺的条件限制，误差在正负20%左右，时钟分频后提供给P丽发生器203，产生灰度输出。[0052] 在本实施例中，还可选用恒流驱动电路作为本LED驱动电路中的灯簇驱动电路204，有利于提高LED等的发光亮度以及保证其发光均匀性。[0053] 实施例2 : 参见图4所示，本实施例的LED驱动电路与实施例所不同之处在于以下[0055] 为了进一步提高本LED驱动电路的兼容性，使得本电路的可适应性更广，还可以在本实施例中设置一可用于接收外部的串行数据的串行输入接口 401，以及一可用于以串行的发送方式对外发送串行数据的串行输出接口 403，该串行输出接口 403与信号再生模块206电连接，可用于将信号再生模块206传输至本接口的信号以串行的方式发送到下以级。并且，在串行输入接口 401、差分输入接口 201与信号解析模块202之间设计一逻辑选择模块402。 这样在应用时，如果前级的信号传输采用串行传输方式时，可以通过逻辑选择模块402接通串行输入接口 401、与信号解析模块202，接入外部的串行信号，信号解析模块202后的信号处理参见前面的描述；如果前级的信号传输采用差分传输方式时，可以通过逻辑选择模块402接通差分接收接口 、与信号解析模块202，接入外部的差分信号，信号解析模块202后的信号处理参见前面的描述。 采用图4的设计，能够提高本LED驱动电路的兼容性，进一步方便其实施应用。[0058] 实施例3 : 参见图5所示，本实施例中的LED驱动系统包括多级LED灯簇502，以及多级LED驱动电路501 (各LED驱动电路501可以为实施例1 、或者实施例2中的任一，其可以但不限于为一芯片)，在该系统中，为每级LED灯簇502分别配制一级LED驱动电路501，并且使得各级LED驱动电路501分别与前一级的LED驱动电路501的、以及后一级的LED驱动电路501电连接。 由上可见，由于本实施例的每级LED驱动电路501具有实施例1、2中所述的有益效果，故采用该LED驱动电路501组成的系统中，可以使得较大的灯光工程中大大减少信号传输线的数量，提高LED显示性能以及降低施工成本。 以上对本实用新型实施例所提供的技术方案进行了详细介绍，本文中应用了具体
个例对本实用新型实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本实用新型实施例的原理；同时，对于本领域的一般技术人员，依据本实用新型实施
例，在具体实施方式
以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用的限制。
权利要求一种LED驱动电路，其特征是，包括差分接收接口、信号解析模块、信号再生模块、PWM发生器、灯簇驱动电路、时钟发生器、差分发送接口，其中，所述差分接收接口用于接收外部的差分信号；所述信号解析模块与所述差分接收接口电连接，用于根据所述差分信号生成脉宽调制数据；所述PWM发生器分别与所述信号解析模块、时钟发生器电连接，用于根据所述时钟发生器的时钟，得到设定占空比的脉宽调制输出，其中，所述时钟发生器用于按照外部的基准时间计时；所述灯簇驱动电路与所述PWM发生器电连接，用于接收脉宽调制输出以驱动本级的LED灯簇；所述信号再生模块与所述信号模块电连接，用于将接收的脉宽调制数据除去本级灯簇显示的数据外的剩余数据整形，得到下级输出数据，并将其传递至所述差分发送接口；所述差分发送接口与所述信号再生模块电连接，用于将所述下级输出数据采用差分的形式发送至下一级电路。
2. 根据权利要求1所述的LED驱动电路，其特征是，还包括串行输入接口、逻辑选择模块、串行数据输出接口 ；其中，所述串行输入接口，用于接入外部的串行数据；所述逻辑选择模块设置在所述串行输入接口 、逻辑选择模块、以及所述信号解析模块之间，用于选择向所述信号解析模块输入所述串行数据还是差分数据；所述串行数据输出接口与所述信号再生模块电连接，用于采用串行的方式输出所述信号再生模块的数据得到的数据。
3. 根据权利要求1所述的LED驱动电路，其特征是，所述灯簇驱动电路为恒流驱动电路。
4. 根据权利要求1所述的LED驱动电路，其特征是，所述时钟发生电路为环形振荡电路。
5. 根据权利要求1所述的LED驱动电路，其特征是，所述LED驱动电路集成在一集成电路芯片中。
6. —种LED驱动系统，包括，多级LED灯簇，其特征是，所述各级LED灯簇分别连接有权利要求1至5之任一所述的LED驱动电路，所述各级的LED驱动电路分别与前一级的LED驱动电路的、以及后一级的LED驱动电路电连接。
专利摘要本实用新型涉及LED驱动领域，公开了一种二线制LED驱动电路以及LED驱动系统。LED驱动电路，包括差分接收接口、信号解析模块、信号再生模块、PWM发生器、灯簇驱动电路、时钟发生器、差分发送接口。信号解析模块用于根据差分信号生成脉宽调制数据；PWM发生器用于根据时钟发生器的时钟，得到设定占空比的脉宽调制输出，时钟发生器用于按照外部的基准时间计时；灯簇驱动电路用于接收脉宽调制输出以驱动本级的LED灯簇；信号再生模块用于将接收的脉宽调制数据除去本级灯簇显示的数据外的剩余数据整形，得到下级输出数据，并将其传递至差分发送接口；差分发送接口用于将下级输出数据采用差分的形式发送至下一级电路。
文档编号H05B37/02GK201491318SQ20092006236
公开日2010年5月26日 申请日期2009年8月14日 优先权日2009年8月14日
发明者钱忠东 申请人:深圳市彩拓科技开发有限公司