带有反馈校准的led驱动器的制作方法

专利名称：带有反馈校准的led驱动器的制作方法
技术领域：
本公开一般地涉及发光二极管(LED)并且更加具体地涉及LED驱动器。
背景技术：
发光二极管(LED)经常在液晶显示器(IXD)和其它显示器中被用作光源。经常以由共享电压源驱动的并行“串”的方式布置LED，每一个LED串具有串联连接的多个LED。为了在LED串之间提供一致的光输出，每一个LED串通常被以在所有的LED串之间基本相等的调节电流驱动。虽然被具有相等幅度的电流驱动，但是由于在LED的生产和制造中的工艺变化所产生的LED串的各个LED的静态正向电压降的变化，在驱动每一个LED串所需要的偏置电压中经常存在显著的变化。由于当LED被启用和禁用时温度的改变所引起的动态变化也能够对于以固定电流驱动LED串所需要的偏置电压的变化作出贡献。鉴于这种变化，传统的LED驱动器通常提供比预期最差情形下的偏置压降足够高的固定电压，从而保证每一个 LED串的正确操作。然而，因为由LED驱动器和LED串消耗的功率是LED驱动器的输出电压和各个LED串的电流之和的乘积，所以由LED驱动器使用过高的输出电压不必要地增加了 LED驱动器的功耗。相应地，用于驱动LED串的一种改进的技术将是有利的。


通过参考附图，本公开可以被更好地理解，并且使得它的多个特征和优点对于本领域技术人员而言是明显的。在不同的附图中使用相同的附图标记来图示类似的或者相同的项。图1是根据本发明的至少一个实施例图示具有利用校准反馈机制的动态功率管理的发光二极管(LED)系统的图。图2是根据本公开的至少一个实施例图示图1的LED系统的操作方法的流程图。图3是根据本发明的至少一个实施例更加详细地图示图2的方法的流程图。图4是根据本发明的至少一个实施例图示图1的LED系统的反馈控制器的示例实施方式的图。图5是根据本发明的至少一个实施例图示图4的示例实施方式的操作方法的流程图。图6是根据本发明的至少一个实施例图示图1的LED系统的反馈控制器的另一示例实施方式的图。图7是根据本发明的至少一个实施例图示图6的示例实施方式的操作方法的流程图。图8是根据本发明的至少一个实施例图示图1的LED系统的反馈控制器的另一示例实施方式的图。图9是根据本发明的至少一个实施例图示图8的示例实施方式的操作方法的流程图。图10是根据本发明的至少一个实施例图示图1的LED系统的反馈控制器的另一示例实施方式的图。图11是根据本发明的至少一个实施例图示图10的示例实施方式的操作方法的流程图。图12是根据本发明的至少一个实施例图示在LED系统的启动期间确定用于校准图1的LED系统的反馈机制的反馈补偿系数的方法的流程图。图13是根据本发明的至少一个实施例图示在LED系统的实时操作期间确定用于校准图1的LED系统的反馈机制的反馈补偿系数的方法的流程图。图14是根据本发明的至少一个实施例图示图1的LED系统的基于集成电路(IC) 的实施方式的图。
具体实施例方式图1-14图示用于具有多个LED串的发光二极管(LED)系统中的功率管理的示例技术。电压源提供输出电压以驱动LED串。LED驱动器监视LED串的尾端电压以识别最小或者最低尾端电压并且基于最低尾端电压来调整电压源的输出电压。在至少一个实施例中，LED驱动器调整输出电压从而将最低尾端电压维持在或者接近预定阈值电压从而保证输出电压足以鉴于脉冲宽度调制(PWM)定时要求利用调节电流适当地驱动每一个活动LED 串而不存在过度功耗。此外，由LED驱动器所采用来调整输出电压的反馈机制或者反馈环路可能经历相对预期性能特性的偏差。为了解释，该反馈环路可以采用基于电阻器的分压器来获得与输出电压成比例的反馈电压。在特定情形中，在分压器中实现的电阻值的比可能不与反馈环路被设计所针对的指定电阻比匹配，或者实际电阻比可能由于热条件、疲劳等而动态地改变。相应地，在一个实施例中，LED驱动器实现被配置为基于反馈机制的实际性能与预期性能的偏差来确定反馈补偿系数并且相应地使用这个反馈补偿系数来校准反馈机制的环路校准模块。如在这里所使用的术语“LED串”指的是成组、串联连接的一个或者多个LED。LED 串的“头端”是LED串中接收驱动电压/电流的端部或者部分，并且LED串的“尾端”是LED 串中的相对端部或者部分。如在这里所使用的术语“尾端电压”指的是在LED串的尾端处的电压或者其表示(例如，分压表示、放大表示等)。图1根据本公开的至少一个实施例图示具有动态功率管理的LED系统100。在所描绘的示例中，LED系统100包括LED面板102、LED驱动器104，和用于提供输出电压Vqut以驱动LED面板102的电压源112。LED面板102包括多个LED串(例如，LED串105、106和 107)。每一个LED串包括串联连接的一个或者多个LED 108。LED 108可以包括例如白色 LED、红色、绿色、蓝色(RGB) LED、有机LED (OLED)等。每一个LED串被经由电压总线110(例如，导电线路、金属丝等)在LED串的头端处接收到的可调节电压Vott驱动。在图1的实施例中，电压源112被实现为升压转换器，该升压转换器被配置为使用输入电压Vin驱动输出
. Vqut ΟLED驱动器104包括被配置为基于在LED串105-107的尾端处的尾端电压来控制电压源112的反馈控制器114。如在下面更加详细地描述，在一个实施例中，LED驱动器104， 接收脉冲宽度调制(PWM)数据111，该脉冲宽度调制(PWM)数据111代表在对应的PWM周期期间LED串105-107中的特定串的激活和在什么时间激活，并且LED驱动器104被配置为基于PWM数据111在它们各自PWM周期中的适当时间一起地或者单独地激活LED串105-107。在一个实施例中，反馈控制器114包括多个电流调节器(例如，电流调节器115、 116和117)、码产生模块118、码处理模块120、控制数模转换器(DAC) 122、误差放大器(或者比较器)1 、数据/定时控制模块128，和环路校准模块(LCM)136。反馈控制器114进一步能够包括被配置为针对过电压状态监视输出电压Vott的过电压保护(OVP)模块138。在图1的示例中，电流调节器115被配置为当活动时将流过LED串105的电流I1 维持在或者接近固定电流(例如，30mA)。同样地，电流调节器116和117被配置为分别地将在活动时流过LED串106的电流I2和在活动时流过LED串107动的电流In维持在或者接近固定电流。电流控制模块125、1沈和127被配置为经由对应的电流调节器分别地激活或者停用LED串105、106和107。通常，当电流调节器的输入是非零电压时，电流调节器例如电流调节器115-117 更加以最优方式进行操作从而适应经常由电流调节器的电流调节过程产生的输入电压的变化。这个缓冲电压经常被称作电流调节器的“净空(headroom)”。因为电流调节器 115-117分别地被连接到LED串105-107的尾端，所以LED串105-107的尾端电压代表在对应的电流调节器115-117处可用的净空量。然而，超过电流调节目的所必要的净空导致电流调节器的不必要的功耗。相应地，如在这里更加详细地描述，LED系统100采用提供动态净空控制从而将活动LED串的最小尾端电压维持在或者接近预定阈值电压，因此将电流调节器105-107的最低净空维持在或者接近预定阈值电压的技术。阈值电压能够代表在对用于允许电流调节器105-107进行正确电流调节的充足净空的需要和通过在电流调节器 105-107处降低过量净空而降低功耗的优点之间的确定的平衡。码产生模块118包括耦合到LED串105-107的尾端以分别地接收LED串105、106 和107的尾端电压VT1、的多个尾端输入，和用于提供码值Cminmin的输出。在至少一个实施例中，码产生模块118被配置为识别或者检测在PWM周期或者其它指定的持续时间之内发生的、LED串105-107的最小或者最低尾端电压并且基于所识别的最小尾端电压产生数字码值Cmin min。在这里提供的公开中，使用以下术语在PWM周期或者其它指定的持续时间之内的具体测量特性的最小值被利用下标“minjiiin”标识，由此指示它是在指定的时间跨度之上的最小值；而在给定的时间点或者采样点处的具体测量特性的最小值由下标 “min”表示。为了解释，在任何给定的时间点或者采样点处LED串105-107的最小尾端电压被标识为VTmin，而在给定PWM周期(具有一个或者多个采样点)内的LED串105-107的最小尾端电压被标识为VTmin min。类似地，在给定时间点或者采样点处确定的最小码值被标识为Cmin，而在给定PWM周期(具有一个或者多个采样点)内的最小码值被标识为Cmin min。码产生模块118能够包括一个或者多个串选择模块130、最小值检测模块132和模数转换器(ADC) 134。如参考图4、5、8和9在下面更加详细地描述，串选择模块130被配置为输出LED串105-107的最小尾端电压VTmin (其能够在PWM周期之内改变)，ADC 134被配置为将串选择模块130输出的最小尾端电压VTmin的幅度转换成PWM周期内的一序列转换点中的每一个的对应的码值Cmin，最小值检测模块132被配置成用于从在PWM周期之内产生的多个码值Cmin中检测最小码值Cmin作为PWM周期内的最小码值Cmin min的数字构件。可替代地，如参考图6和7在下面更加详细地描述地，最小值检测模块132被配置成用于根据在 PWM周期之内由串选择模块130输出的、幅度可能变化的电压VTmin确定PWM周期内的最小尾端电压Viwn min的模拟构件，并且ADC 134被配置为在PWM周期内执行电压VTmin min到最小码值Cminjlin的单个转换。作为另一实施例，如参考图10和11在下面更加详细地描述地，串选择模块130被省略并且ADC 134能够被配置成多个ADC。每一个ADC均被配置为反复地将LED串105-107中的对应的一个的尾端电压转换成一系列具有代表在转换时的尾端电压的幅度的幅度的码值Ci (由此i代表对应的LED串)。在此情形中，最小值检测模块132被配置成用于确定由所有ADC产生的码值Ci的最小值以识别在PWM周期之内的最小码值Cmin min的数字构件。码处理模块120包括用于接收码值Cmin min的输入和用于基于码值Cmin min和来自前一 PWM周期的CMg的前一值或者初始化值来提供码值CMg的输出。因为对于所有LED串 105-107码值Cmin min代表在PWM周期期间出现的最小尾端电压VTmin min，所以码处理模块120 在一个实施例中比较码值Cminmin与阈值码值Cthresh并且基于该比较产生码值creg。码处理模块120能够被实现为硬件、由一个或者多个处理器执行的软件或其组合。为了解释，码处理模块120能够被实现为基于逻辑的硬件状态机、由处理器执行的软件等。参考图4-11更加详细地描述了码产生模块118和码处理模块120的示例实施方式。在特定情形中，可能LED串105-107中无任何一个得以在给定PWM周期内被启用。 因此，为了当所有LED串被禁用时防止输出电压Vott的错误调整，在一个实施例中，数据/定时控制模块1 用信号通知码处理模块120在其中所有LED串均被禁用的PWM周期期间阻止确定任何更新的码值C；一并且替代地，使用来自前一 PWM周期的码值Creg。控制DAC 122包括用于接收码值CMg的输入和用于提供代表码值CMg的调节电压 Vreg的输出。调节电压VMg被提供给误差放大器124。误差放大器IM还接收代表输出电压Vqut的反馈电压Vfb。在所图示的实施例中，由电阻器1 和130实现的分压器1 被用于根据输出电压Vott产生电压Vft。误差放大器124通过比较电压Vfb和电压Vreg而确定在调节电压和输出电压Vott之间的关系并且误差放大器IM然后基于这个比较配置信号 ADJ0电压源112接收信号ADJ并且基于信号ADJ的幅度调整输出电压VQUT。OVP模块138监视反馈电压Vfb以针对电压Vott确定是否存在过电压状态。在检测到过电压状态的情形中，OVP模块138动作以禁用电压源112或者在其它情形下减小输出电压Vott的幅度从而防止损坏LED驱动器104。如上所述，由于在每一个LED串的LED 108的正向电压偏置中的静态变化和由于 LED 108的/开/关循环引起的动态变化，在跨LED串105-107中的每一个串的电压降之间可能存在显著的变化。因此，在适当地操作LED串105-107所需要的偏置电压中可以存在显著的变化。然而，并不是如在传统的LED驱动器中应对这一点一样地驱动基本上高于最小电压降所需要的输出电压的固定输出电压Vtm，而是如在以下分别参考图2和图3的方法200和300描述地，当跨LED串105-107的电压降存在变化时，在图1中图示的LED驱动器104利用允许输出电压Vqut得以调整从而降低或者减小LED驱动器104的功耗的反馈机制。为了便于讨论，在以用于调整输出电压Vot的逐个PWM周期为基础的背景下描述了这个机制的反馈持续时间。然而，在不偏离本公开的范围的情况下，多种周期持续时间中的任何一种可以被用于这个反馈机制。为了解释，该反馈持续时间能够包含PWM周期的一部分、 多个PWM周期、具有特定数目的时钟周期的持续时间、在中断之间的持续时间、与视频显示例如视频帧或者其一部分有关的持续时间等。在确定是否调整输出电压Vqut时，LED驱动器104的反馈机制依赖于反馈电压Vfb。 如图1的实施例所图示地，这个调整决定是基于在反馈电压vfb(代表输出电压Vott)和由经由ADC 134、码处理模块120和控制DAC 122实现的反馈环路产生的电压Vreg之间的关系作出的。反馈电压Vfb在一个实施例中是经由分压器1 产生的并且因此反馈电压Vfb和输出电压Vqut的比是由分压器1 的电阻器1 和130的电阻值的具体比确定的。为了试图保证反馈机制的正确操作，可以为电阻器1 和130指定具体的电阻比(或者具体电阻值)并且可以基于指定的电阻值或者指定的电阻比配置ADC 134、码处理模块120和控制DAC122 的增益和其它操作特性。然而，在实施方式中，电阻器1 和130的实际电阻值或者其比可以不同于所指定或者预期的电阻值/比。为了解释，OVP模块138可以使用反馈电压Vfb作为监视的输出电压Vott的表示。LED系统100的制造商或者提供者因此可以特别地针对OVP 模块138的过电压保护过程定制分压器1 的电阻比并且所产生的电阻比可以不与用于反馈机制目的所指定的电阻比一致。作为另一示例，由于热状况、电阻器1 和130随着时间的劣化等，电阻比可能动态地改变。分压器126的电阻比相对指定或者预期电阻比的偏差能够使得反馈机制的性能低于最佳性能，因为ADC 134、码处理模块120和控制DAC 122通常是根据指定或者预期电阻比配置的。相应地，LCM 136在一个实施例中通过确定反馈机制的实际性能相对预期性能的偏差并且相应地调整反馈机制来校准反馈机制从而补偿在分压器126的实际电阻比和预期或者指定电阻比之间的差异。这个校准过程还能够补偿其它非预期的偏差，例如电路老化、在这里描述的DAC和ADC的精度偏差等。如在下面更加详细地描述地，由LCM 136执行的校准过程包括利用预定激励源激励反馈机制，观察反馈机制的实际响应，并且然后将实际响应与预期响应进行比较。为了发起这个过程，LCM 136确立校准信号140，响应于该信号，码处理模块120将码CMg的当前值增加预定量(例如，对于8位码值增加值5或者10)。码CMg的值的这个增加触发控制DAC 122增加电压Nreg的值，这依次地导致电压Vott增加。电压Vott的增加增加了 LED串 105-107的尾端电压，并且因此增加了最小尾端电压VTmin。当经由ADC 134从最小尾端电压 Vlmin产生码Cmin min时，最小尾端电压VTmin的增加导致码Cmin min增加。相应地，LCM 136将从码CMg的预定增加产生的实际码Cmin min与针对预定增加的预期码Cmin—min进行比较以确定在反馈机制的预期响应和实际响应之间的偏差。根据这个偏差，LCM 136能够确定代表用于反馈环路的调整系数的反馈补偿系数142。LCM 136然后向码处理模块120提供反馈补偿系数142用于根据在正常操作期间进入的码Cmin min确定码Creg的实施方式。数据/定时控制模块1 接收PWM数据111并且被配置为基于由PWM数据111代表的定时和激活信息向LED驱动器104的其它构件提供控制信号。为了解释，数据/定时控制模块1 分别地向电流控制模块125、1 和127提供控制信号CpC2和Cn，以在它们各自的PWM周期的对应部分期间控制LED串105-107中的哪些是活动的。数据/定时控制模块128还向码产生模块118、码处理模块120和控制DAC 122提供控制信号从而控制这些构件的操作和定时。此外，在一个实施例中，数据/定时控制模块1 提供稳态(SQ信号144，该稳态(SS)信号144通过信号通知LCM 136在LED串105-107的利用中是否已经存在变化(即，由LED串105-107提供的显示照明中的变化)。因为在LED串105-107的利用中的变化通常是由PWM数据111的PWM周期的占空比的变化通过信号传送的，所以在一个实施例中，数据/定时控制模块1 监视PWM数据111的占空比并且只要占空比改变便确立SS信号144。数据/定时控制模块1 能够被实现为硬件、由一个或者多个处理器执行的软件或其组合。为了解释，数据/定时控制模块1 能够被实现为基于逻辑的硬件状态机。图2根据本公开的至少一个实施例图示LED系统100的操作的示例方法200。在方框202处，LED系统100从电能的初始施加或者从通电复位进入启动模式。在方框204 处，LED驱动器104能够在启动时实现环路校准过程从而确定反馈补偿系数以补偿LED驱动器104的具体实施的偏差。在初始环路校准之后，LED驱动器104进入操作模式，由此实现LED驱动器104和 LED串105-107的LED显示器被用于显示图像内容。相应地，在方框206处，电压源112提供初始输出电压VOTT。当在给定PWM周期内PWM数据被接收时，数据/定时控制模块1 配置控制信号CpC2和Cn从而在它们相应的P丽周期的适当时间选择性地激活LED串105-107。 在PWM周期期间，在方框208处，码产生模块118在PWM周期内确定LED尾端105-107的最小检测尾端电压(VTmin min)。在方框210处，反馈控制器114基于电压VTmin min配置信号ADJ 以调整输出电压VQUT，这依次地调整LED串105-107的尾端电压从而LED串105-107的最小尾端电压VTmin更加接近预定阈值电压。能够在下一 PWM周期内重复方框206-210的过程等寸。因为LED串的非零尾端电压指示比绝对必要的功率多的功率正被用于驱动LED 串，所以为了功耗目的通常有利的是使得反馈控制器114操控电压源112以调整输出电压 Vott，直至最小尾端电压VTmin min将近似为零，由此消除能够得以消除的、几乎全部的过量功耗而不干扰LED串的正确操作。相应地，反馈控制器114配置信号ADJ从而将输出电压Vqut 降低预期引起LED串105-107的最小尾端电压VTmin min处于或者接近零伏特的量。然而，虽然从功耗的观点来看是有利的，但是在LED串上具有近零尾端电压引入了可能的问题。作为一个问题，电流调节器115-117可能需要非零尾端电压或者净空电压从而适当地进行操作。此外，将会理解，对于在自加热或者在LED串105-107的LED 108上的其它动态影响产生的、驱动LED串所需要的偏置电压中的假增加，近零尾端电压提供小的或者不提供任何余地。相应地，在至少一个实施例中，反馈控制器114能够通过调整输出电压Vot从而LED串105-107的预期最小尾端电压或者相关电流调节器115-117的预期最小净空电压被维持在或者接近非零阈值电压Vttoesh,从而在功耗的降低和LED驱动器104的响应时间之间实现适当的折中，所述非零阈值电压Vthresh代表在LED电流调节、PWM响应时间和降低的功耗之间的可接受的折中。阈值电压Vthresh能够被实现为例如在0. IV和IV之间的电压(例如，0. 5V)。在至少一个实施例中，在方框210处反馈控制器114经由ADJ信号调整输出电压 Vout的程度受到在环路校准过程期间确定的反馈补偿系数142调制。如上所指出地，能够在方框204处在LED系统100的启动期间执行环路校准过程。除了或者替代方框204的初始环路校准过程，还能够在方框212处在LED系统100的操作模式期间动态地或者实时地执行环路校准过程。为了解释，在特定的实施方式中，可以预期在正常操作期间反馈环路将不动态地改变并且因此仅仅在方框204处在启动模式下确定环路校准过程便可以是足够的。 在其它情形中，温度条件和LED系统100的构件的劣化可能具有改变反馈机制的特性的潜能并且因此可以在方框212处在LED系统100的操作模式期间动态地执行环路校准过程。 分别地在下面参考图12和13，详细地讨论了方框204的初始环路校准过程和方框212的动态环路校准过程的示例。图3根据本公开的至少一个实施例图示由图2的方法200的方框210代表的过程的具体实施方式
。如上所述，在方法200的方框208处(图幻，码产生模块118监视LED尾端105-107的尾端电压VT1、VT2和VTn以识别在PWM周期内的最小检测尾端电压VTmin—min。在方框302之后，码产生模块118将电压ViwnminR换成对应的数字码值Cmin min。因此，码值 Cminjlin是代表在PWM周期期间检测的最小尾端电压Viwn min的数字值。如在这里更加详细地描述地，最小尾端电压Viwn min的检测能够在模拟域中得以确定并且然后被转换成数字值， 或者能够基于从代表在PWM周期之内的不同点处的最小尾端电压VTmin的多个码值Cmin识别最小码值Cmin min而在数字域中确定最小尾端电压Viwn min的检测。在方框304处，码处理模块120比较码值Cmin min与码值Cttoesh以确定最小尾端电压 Vlminjlin(由码值Cmin min代表)与阈值电压Vthresh(由码值Cthresh代表)的关系。如上所述，反馈控制器114被配置为控制电压源112从而在对应的PWM周期期间将LED串105-107的最小尾端电压维持在或者接近阈值电压VthMsh。电压Vthresh能够处于或者接近零伏特以增大功耗的降低或者它能够是非零电压(例如，0. 5V)从而在仍然降低功耗的同时符合PWM性能要求和电流调节要求。码处理模块120基于通过码值Cmin min与码值Cttoesh的比较而揭示的最小尾端电压 VTmin—min与阈值电压Vthresh的关系产生码值CMg。如在这里描述地，码值CMg的值影响在输出电压Vot中产生的变化。因此，当码值Cmin min大于码值Cthresh时，用于CMg的值得以产生从而减小输出电压VOT，这依次地被预期将最小尾端电压VTmin减小到更接近于阈值电压VthMsh。 为了解释，码处理模块120比较码值Cmin min与码值Cthresh。如果码值Cmin min小于码值Cttoesh, 则CMg的更新值得以产生从而增加输出电压VOT，这依次地被预期将最小尾端电压VTmin—min增加到更接近于阈值电压Vthresh。相反，如果码值Cmin min大于码值Cthresh,则Creg的更新值得以产生从而降低输出电压Vott，这依次地被预期将最小尾端电压VTmin min减小到更接近于阈值电压Vthresh。为了解释，Creg的更新值能够被设为Creg (更新)=Creg(当前)+offsetlEQ. 1
/Y- I Rf! _(Cthresh — Cmjn min)_0JJse - + X Gain _ ADC χ Qain DAC HQ〗此处和I f2分别代表分压器126的电阻器128和电阻器130的电阻值，并且 Gain_ADC代表ADC的增益(单位为码/伏特)并且fein_ADC代表控制DAC 122的增益(单
位为伏特/码)。根据在电压Viwn min和电压Vthresh (或者码值Cmin min和码值Cttoesh)之间的关系，offsetl值可以为正或者为负。可替代地，当码Cmin min指示最小尾端电压Viwn min处于或者接近零伏特时(例如， Cfflinjlin = 0)，更新的CMg的值可以被设为Creg (更新)=Creg(当前)+offset2EQ. 3
此处offset2对应于在输出电压Vqut中的预定电压增加(例如，IV增加)从而影响在最小尾端电压VTminmin中的更大的增加。EQ. 1-3图示码值CMg的产生依赖于分压器1 的电阻器1 和130(图1)的预期电阻值I1和I f2。然而，如上所指出地，电阻器1 和130的电阻值的实际比可以不同于预期的电阻值的比，并且因此LCM 136确定反馈补偿系数(在这里被标识为f(ADC/DAC))，该反馈补偿系数代表旨在补偿这个差异的调整或者校正。在一个实施例中，在码Creg的计算期间，码处理模块120利用反馈补偿系数作为缩放系数，由此EQ. 2和3因而被扩展为并入反馈补偿系数
「00531 offset! = Rf2 χ ^瞧)^ x f(ADC / DAC)
Luu w」Rfl+Rf2 Gain _ ADC χ Gain _DACEQ 4Creg (更新)=Creg(当前)+ (offset2 X f (ADC/DAC)) EQ. 5虽然EQ. 4和5示出了作为在调整所产生的码CMg时的缩放系数的反馈补偿系数的一种实施方式，但是在不偏离本公开的范围的情况下，反馈补偿系数能够被以替代方式实现。为了解释，除了或者替代作为缩放分量，反馈补偿系数可以被实现为加性或者减性分量。在方框306处，控制DAC 122将更新的码值CMg转换成其对应的更新的调节电压 Vreg0在方框308处，从分压器1 获得反馈电压Vfb。在方框310处，误差放大器124比较电压Vreg和电压Vfb并且配置信号ADJ从而指令电压源112根据如上所述的比较结果增加或者降低输出电压VOT。可以在下一 PWM周期内重复方框302-310的过程，等等。图4根据本公开的至少一个实施例图示图1的LED驱动器104的码产生模块118 和码处理模块120的具体实施方式
。在所图示的实施例中，码产生模块118包括模拟串选择模块402(对应于串选择模块130，图1)、模数转换器(ADC) 404(对应于ADC 134，图1)和数字最小值检测模块406 (对应于最小值检测模块132，图1)。模拟串选择模块402包括耦合到LED串105-107(图1)的尾端从而接收尾端电压VT1、VT2和Vto的多个输入。在一个实施例中，模拟串选择模块402被配置为提供等于或者代表在PWM周期的对应时间点处活动 LED串的最低尾端电压的电压VTmin。即，并非在PWM周期结束时供应单个电压值，而是由于 LED串的最小尾端电压在PWM周期的各时间点处改变，因此由模拟串选择模块402输出的电压VTmin在整个PWM周期期间改变。能够以各种方式中的任何方式实现模拟串选择模块402。例如，模拟串选择模块 402可以被实现为多个半导体p-n结二极管，每一个二极管均在模拟串选择模块402的对应尾端电压输入和输出之间被以反极性配置耦合从而模拟串选择模块402的输出总是等于最小尾端电压VTmin，其中可以使用各种技术中的任何一种来补偿相对二极管的电压降的偏移(例如，0. 5V或者0. 7V)。ADC 404具有耦合到模拟串选择模块402的输出的输入、用于接收时钟信号CLKl 的输入，和用于基于在PWM周期(如由时钟信号CLKl计时地)的各时间点处的最小尾端电压VTmin的幅度提供在PWM周期期间之内的码值Cmin序列的输出。在PWM周期期间之内产生的码值Cmin的数目依赖于时钟信号CLKl的频率。为了解释，如果时钟信号CLKl具有频率 1000*CLK_PWM(这里CLK_PWM是P丽周期的频率)并且可以以每个时钟周期一次转换的速率将电压VTmin的幅度转换为对应的码值Cmin，则在PWM周期期间之内ADC404可以产生1000个码值cmin。数字最小值检测模块406接收由ADC 404在PWM周期期间之内产生的码值Cmin序列并且在PWM周期内确定这些码值中的最小值或者最低值。为了解释，数字最小值检测模块406能够包括例如缓冲器、比较器和控制逻辑，该控制逻辑被配置为在进入码值Cmin小于缓冲器中的码值的条件下，利用进入码值Cmin写覆盖在缓冲器中存储的码值(_。数字最小值检测模块406向码处理模块120提供PWM周期内的码值Cmin系列中的最小码值Cmin作为码值Cmin—min。码处理模块120比较码值Cmin min与预定码值Cthresh并且基于如以上参考图3 的方框304更加详细地描述的比较产生更新的码值Creg。图5根据本公开的至少一个实施例图示在图1和4中图示的LED系统100的实施方式的操作的示例方法500。在方框502处，P丽周期开始，如由所接收的PWM数据111指示地(图1)。在方框504处，模拟串选择模块402提供在PWM周期的时间点处的LED串的最小尾端电压作为该时间点的电压VTmin。在方框506处，ADC 404将电压VTmin转换成对应的码值Cmin并且将其提供给数字最小值检测406从而在方框508处被视为至此PWM周期内的最小码值Cmin min。在方框510处，数据/定时控制模块1 确定是否已经达到PWM周期的结束。如果不是，则重复方框504-508的过程以产生另一码值(_。否则，如果PWM周期已经结束，则在PWM周期期间产生的多个码值Cmin中的最小码值Cmin由数字最小值检测模块406提供作为码值Cmin min。在一个可替代实施例中，在PWM周期期间产生的多个码值Cmin 被缓冲并且然后在PWM周期结束时从该多个被缓冲的码值Cmin确定最小值Cmin min。在方框 512处，码处理模块120使用最小码值Cminmin和由LCM136(图1)提供的反馈补偿系数142 以基于码值Cmin min与预定码值Cthresh的比较而产生更新的码值Creg。控制DAC 122使用更新的码值CMg产生对应的电压VMg，电压Vreg连同电压Vfb —起由误差放大器124使用以如上所述地调整输出电压VOT。图6根据本公开的至少一个实施例图示图1的LED驱动器104的码产生模块118 和码处理模块120的另一示例实施方式。在所图示的实施例中，码产生模块118包括如上所述的模拟串选择模块402、模拟最小值检测模块606(对应于最小值检测模块132，图1) 和ADC 604 (对应于ADC 134，图1)。如上所述，模拟串选择模块402连续地选择并且输出在任何给定时间处的LED串105-107的最小尾端电压作为该时间点的电压VTmin。模拟最小值检测模块606包括耦合到模拟串选择模块402的输出的输入、用于从数据/定时控制模块1 接收控制信号CTL3的输入(图1)，其中控制信号CTL3通过信号通知每一个PWM周期的开始和结束。在至少一个实施例中，模拟最小值检测模块606在PWM周期期间之内检测模拟串选择模块402的输出的最小电压并且输出最小检测电压作为最小尾端电压VTmin
min0可以以各种方式中的任何一种实现模拟最小值检测模块606。为了解释，在一个实施例中，模拟最小值检测模块606能够被实现为被访问并且然后在每一个PWM周期结束时被复位的负峰值电压检测器。可替代地，模拟最小值检测模块606可以被实现为采样-保持电路、比较器和控制逻辑的集合。采样-保持电路之一被用于采样并且保持电压VTmin并且比较器被用于比较该采样电压与在第二采样-保持电路中保持的采样电压。如果第一采样-保持电路的电压较低，则控制逻辑切换为使用第二采样-保持电路对电压VTmin采样以与在第一采样-保持电路中保持的电压比较，等等。
ADC 604包括用于接收在对应的PWM周期内的最小尾端电压VTmin min的输入和用于接收时钟信号CLK2的输入。ADC 604被配置为产生代表最小尾端电压Viwn min的码值Cmin min并且将码值Cminmin提供给码处理模块120，由此它被与预定码值Cthresh相比较以如上所述地产生适当的码值CMg。图7根据本公开的至少一个实施例图示在图1和6中图示的LED系统100的实施方式的操作的示例方法700。在方框702处，P丽周期开始，如由所接收的PWM数据111指示地(图1)。在方框704处，模拟串选择模块402提供在PWM周期的给定时间点处的活动 LED串的最低尾端电压作为该时间点的电压VTmin。在方框706处，由模拟最小值检测模块 606检测的电压VTmin的最小幅度被识别为至此PWM周期内的最小尾端电压VTmin min。在方框 708处，数据/定时控制模块1 确定是否已经达到PWM周期的结束。如果PWM周期已经结束，则ADC 604将最小尾端电SVTmin min转换成对应的码值Cmin min。在方框712处，码处理模块120基于码值Cmin min与预定码值Cthresh的比较并且基于来自LCM 136(图1)的反馈补偿系数142而将码值Cmin min转换成更新的码值Creg。控制DAC 122将更新的码值Creg转换成对应的电压VMg，该电压Vreg连同电压Vfb —起由误差放大器124使用以如上所述地调整输出电压Vott。在图4和5的实施方式中，由模拟串选择模块402输出的电压VTmin基于时钟信号 CLKl而被转换成码值Cmin序列并且该码值Cmin序列被分析以确定该序列的最小码值，并且因此确定代表在PWM周期之内出现的最小尾端电压VTmin min的码值Cmin min。这种实施方式要求能够利用高频时钟CLKl进行操作的ADC 404。图6和7的实施方式图示具有宽松的ADC 和时钟频率要求的一种替代，因为在PWM周期之内的最小尾端电压VTmin min是在模拟域中确定的，并且因此以添加模拟最小值检测模块606为代价，在每一 PWM周期内，ADC 604仅要求单个模数转换。图8根据本公开至少一个实施例图示图1的LED驱动器104的码产生模块118和码处理模块120的又一示例实施方式。在所图示的实施例中，码产生模块118包括多个采样-保持(S/H)电路，例如S/H电路805、806和807、S/H选择模块802 (对应于串选择模块 130，图1)、ADC804 (对应于ADC 134，图1)，和数字最小值检测模块406 (上述)。每一个S/H电路805-807包括耦合到LED串105-107 (图1)中的相应的尾端以接收LED串的尾端电压的输入和用于提供各LED串的采样尾端电压的输出。在图8中，S/H电路805-807的采样电压输出分别被标识为电压Vlx、V&和Vm。在至少一个实施例中，用于对应的S/H电路的控制信号被启用，由此当对应的LED串被PWM脉冲激活时，使得能够对对应的尾端电压进行采样。S/H选择模块802包括用于接收采样电压Vlx、和Vnx的多个输入并且被配置为选择以任何给定采样周期采样的电压Vlx、v2x和Vnx中的最小或者最低值以作为该样本点的电压VTmin的电压电平输出。S/H选择模块802能够被以类似于图4和6的模拟串选择模块 402的方式配置。ADC 804包括用于接收电压VTmin的输入和用于接收时钟信号CLK3的输入。如在上面关于图4的ADC 404类似地描述地，ADC 804被配置为使用时钟信号CLK3根据电压VTmin的幅度输出码值Cmin序列。如上所述，数字最小值检测模块406接收PWM周期内的码值Cmin流，确定该流的最小码值，并且向码处理模块120提供最小码值作为码值Cmin min。当PWM周期进行时，最小码值Cminjlin的确定能够得到更新，或者PWM周期内的码值Cmin流能够被缓冲并且在PWM周期结束时根据被缓冲的码值Cmin流确定最小码值Cmin—min。码处理模块然后比较码值Cmin min与预定码值C
thresh 以更新码值Cres。图9根据本公开的至少一个实施例图示在图1和8中图示的LED系统100的实施方式的操作的示例方法900。在方框902处，P丽周期开始，如由所接收的PWM数据111所指示地(图1)。在方框903处，当LED串105被激活时(例如，当被PWM脉冲激活时)，S/ H电路805采样并且保持LED串105的尾端的电压电平作为电压Vlx。同样地，在方框904 处，当LED串106被PWM脉冲激活时，S/H电路806采样并且保持LED串106的尾端的电压电平作为电压V2x，并且在方框905处，当LED串107被PWM脉冲激活时，S/H电路807采样并且保持LED串107的尾端的电压电平作为电压Vm。在方框906处，S/H选择模块802选择采样电压Vlx、V2x和Vnx中的最小值作为电压 VTmin输出。在方框908处，ADC 804将在对应的采样点处的电压VTmin&幅度转换成对应的码值Cmin并且将码值Cmin提供给数字最小值检测模块406。在方框910处，数字最小值检测模块406确定至此在PWM周期期间产生的多个码值Cmin中的最小码值为最小码值Cmin min。在方框912处，数据/定时控制模块1 确定是否已经达到PWM周期的结束。如果不是，则重复方框903、904、905、906、908和910的过程以产生另一码值Cmin并且在必要时更新最小码值Cmin—min。否则，如果PWM周期已经结束，则在方框914处，码处理模块120基于码值Cminmin 与预定码值Cthresh的比较并且基于来自LCM136(图1)的反馈补偿系数142而将码值Cmin min 转换成更新的码值CMg。控制DAC 122将更新的码值CMg转换成对应的电压Vreg，电压Vreg 连同电压Vfb —起由误差放大器IM使用以如上所述地调整输出电压VOTT。图10根据本公开的至少一个实施例图示图1的LED驱动器104的码产生模块118 和码处理模块120的另一示例实施方式。在所图示的实施例中，码产生模块118包括多个 ADC，例如ADC 1005,ADC 1006和ADC 1007(对应于ADC 134，图1)和数字最小值检测模块 1004(对应于串选择模块130和最小值检测模块132这两者，图1)。ADC 1005-1007中的每一个包括耦合到LED串105-107(图1)中的相应的尾端以接收LED串的尾端电压的输入、用于接收时钟信号CLK4的输入，和用于提供从输入尾端电压产生的码值流的输出。在图10中，由ADC 1005-1007输出的码值分别被标识为码值Clx、 C2X 禾口 CnxO数字最小值检测模块1004包括用于由ADC 1005-1007输出的码值流中的每一个的输入并且被配置为从PWM周期内的所有码值流确定最小或者最低的码值。在一个实施例中，PWM周期内的每一个LED串的最小码值得以确定并且然后根据用于每一个LED串的最小码值确定最小码值Cmin min。在另一实施例中，在每一个采样点处确定每一个LED串的最小码值(例如，在采样点处Clx、C2x和Cnx的最小值)。码处理模块120然后比较码值Cmin min 与预定码值Cthresh用于更新码值Creg的目的。图11根据本公开的至少一个实施例图示在图1和10中图示的LED系统100的实施方式的操作的示例方法1100。在方框1102处，PWM周期开始，如由所接收的PWM数据111 所指示地(图1)。在方框1103处，当LED串105被激活时(例如，当被PWM脉冲激活时)， ADC1005将在LED串105的尾端处的电压Vn转换成对应的码值Clx。同样地，在方框1004 处，当LED串106被PWM脉冲激活时，ADC 1006将在LED串106的尾端处的电压Vt2转换成对应的码值C2x，并且在方框1005处，当LED串107被PWM脉冲激活时，ADC 1007将在LED 串107的尾端处的电压Vto转换成对应的码值Cm。在方框1106处，数字最小值检测模块1004确定至此在PWM周期期间产生的多个码值中的最小码值Cmin min，或者，在一个可替代实施例中，从在整个PWM周期之内产生的码值中确定在PWM周期结束时的最小码值。在方框1108处，数据/定时控制模块1 确定是否已经达到PWM周期的结束。如果不是，则重复方框1103、1104、1105、1106和1108的过程以从活动LED串的尾端电压产生另一集合码值并且在必要时更新最小码值Cmin min。否则，如果PWM周期已经结束，则在方框1110处，码处理模块120基于码值Cmin min与预定码值Cttoesh 的比较并且基于来自LCM 136(图1)的反馈补偿系数142将码值Cminmin转换成更新的码值 Creg0控制DAC 122将更新的码值Creg转换成对应的电压Vreg，电压Vreg连同电压Vfb—起由误差放大器IM使用以如上所述地调整输出电压VOTT。图12根据本公开的至少一个实施例图示图2的方法200的方框204的初始环路校准过程的示例实施方式。如以上讨论地，能够针对LED系统100的启动模式并且在进入操作模式之前发起初始环路校准过程。为了发起该校准过程，在方框1202处，通过直接地控制电流调节器115-117或者通过用信号通知数据/定时控制模块1 来控制电流调节器 115-117,LCM 136启用LED串105-107中的一个或者多个串。因为实际显示内容的显示尚未开始，所以用于校准目的来启用LED串的这个过程可能在LED面板102处产生闪烁，其可能潜在地分散观察者的注意力。相应地，在一个实施例中，LED面板102的LCD过滤器能够被配置为不透明状态从而阻挡向观察者输出闪烁。可替代地，可以启用最小数目的LED串 (例如，仅仅一个LED串)并且可以使用最小电流来驱动被如此启用的LED串(一个或者多个)以减小闪烁的强度。在一个或者多个LED串被启用时，在方框1204处，LCM 136通过信号通知码处理模块120增加码CMg(并且由此作为响应而增加输出电压Vot)直至输出电压Vot的幅度使得被启用的LED串(一个或者多个)的尾端电压(一个或者多个)高于OV或者处于其它指定的阈值(通过检查码Cmin min是否已经变为非零或者高于指定的值而被监视)。当达到这个条件时，在方框1206处，LCM 136确立校准信号140，响应于此，码处理模块120分别将码CMg和码Cmin min存储为码Creg tl和码Cmin min』，并且然后执行“软启动”从而将码Creg斜线修整(ramp)为预定值或者以预定量斜线修整码Creg从而使得CMg = CMg」。用于码CMg的预定值或者当前码Creg被增加的预定量可以作为校准信号140的一部分被传送、经由寄存器或者经由特定于电阻器的电压被编程、在码处理模块120中被硬编码等。用于码Creg(CMg l) 的新值引起输出电压Vott增加。LCM 136等待足以允许输出电压Vott的该增加传递回到反馈控制器114的时间，在该时间LCM 136确定作为输出电压Vott的增加的结果由反馈控制器114产生的码Cmin min。作为结果的这个码值被存储为Cmin min l。在方框1210处，LCM 136基于在码CMg的预定增加(或者用于码Creg的预定值) 和作为结果的码值Cmin min之间的关系确定反馈补偿系数。在一个实施例中，这个关系被表示成码Cminjlin的值的变化与码Creg的值的变化的比并且因此反馈补偿系数(f (ADC/DAC))能够基于在预期比和实际比之间的差异而被计算为
权利要求
1.一种方法，包括基于第一数字码值产生第一电压；向多个发光二极管(LED)串中的每一个的头端提供第二电压，每一个LED串具有响应于所述第二电压的对应尾端电压，并且所述第二电压基于所述第一电压；确定第二数字码值，所述第二数字码值代表响应于所述第二电压的所述多个LED串的第一最小尾端电压；基于在所述第一数字码值和所述第二数字码值之间的关系确定反馈补偿系数； 基于所述反馈补偿系数确定第三数字码值； 基于所述第三数字码值产生第三电压；以及向所述多个LED串中的每一个的头端提供第四电压，所述第四电压基于所述第三电压。
2.根据权利要求1的方法，进一步包括确定第四数字码值，所述第四数字码值代表响应于所述第四电压的所述多个LED串的第二最小尾端电压；基于所述第四数字码值和所述反馈补偿系数确定第五数字码值； 基于所述第五数字码值产生第五电压；以及向所述多个LED串中的每一个的头端提供第六电压，所述第六电压基于所述第五电压。
3.根据权利要求1所述的方法，其中产生所述第一电压的步骤包括经由数模转换器(DAC)产生所述第一电压； 确定所述第二数字码值的步骤包括经由模数转换器(ADC)确定所述第二数字码值；以及产生所述第三电压的步骤包括经由所述DAC产生所述第三电压。
4.根据权利要求3所述的方法，其中提供所述第二电压的步骤包括基于在所述第一电压和分压器的第一电压输出之间的关系产生所述第二电压；提供所述第四电压的步骤包括基于在所述第三电压和所述分压器的第二电压输出之间的关系产生所述第四电压；并且其中基于所述分压器的预期电阻比来配置所述DAC和所述ADC。
5.根据权利要求4所述的方法，其中所述反馈补偿系数补偿在所述分压器的所述预期电阻比和实际电阻比之间的差异。
6.根据权利要求1所述的方法，进一步包括在所述第一数字码值和所述第二数字码值之间的关系包括所述第一数字码值和所述第二数字码值的比；以及确定所述反馈补偿系数的步骤包括基于在所述比和预期比之间的差异确定所述反馈补偿系数。
7.根据权利要求1所述的方法，进一步包括基于从第四数字码值的预定增加来产生所述第一数字码值，其中在所述第一数字码值和所述第二数字码值之间的关系包括所述第二数字码值和在所述第一数字码值和所述第四数字码值之间差异的比；以及确定所述反馈补偿系数的步骤包括基于在所述比和预期比之间的差异确定所述反馈补偿系数。
8.根据权利要求1所述的方法，进一步包括在启动模式和操作模式下操作包括所述多个LED串的LED面板，其中在所述操作模式下经由所述LED面板显示图像内容；并且其中产生所述第一电压的步骤包括在所述启动模式下产生所述第一电压； 提供所述第二电压的步骤包括在所述启动模式下提供所述第二电压； 确定所述第二数字码值的步骤包括在所述启动模式下确定所述第二数字码值； 确定所述反馈补偿系数的步骤包括在所述操作模式下确定所述反馈补偿系数； 确定所述第三数字码值的步骤包括在所述操作模式下确定所述第三数字码值； 产生所述第三电压的步骤包括在所述操作模式下产生所述第三电压；以及提供所述第四电压的步骤包括在所述操作模式下提供所述第四电压。
9.根据权利要求1所述的方法，进一步包括在启动模式和操作模式下操作包括所述多个LED串的LED面板，其中在所述操作模式下经由所述LED面板显示图像内容；并且其中产生所述第一电压的步骤包括在所述操作模式下产生所述第一电压； 提供所述第二电压的步骤包括在所述操作模式下提供所述第二电压； 确定所述第二数字码值的步骤包括在所述操作模式下确定所述第二数字码值； 确定所述反馈补偿系数的步骤包括在所述操作模式下确定所述反馈补偿系数； 确定所述第三数字码值的步骤包括在所述操作模式下确定所述第三数字码值； 产生所述第三电压的步骤包括在所述操作模式下产生所述第三电压；以及提供所述第四电压的步骤包括在所述操作模式下提供所述第四电压。
10.根据权利要求9所述的方法，其中确定所述反馈补偿系数的步骤包括响应于确定在产生所述第一电压和确定所述第二数字码值之间所述多个LED串中的LED串的利用已经保持恒定而确定所述反馈补偿系数。
11.根据权利要求10所述的方法，进一步包括监视被用于控制所述LED串的脉冲宽度调制(PWM)数据的占空比，以确定所述LED串的利用是否已经保持恒定。
12.—种系统，包括发光二极管(LED)驱动器，包括多个尾端输入，每一个所述尾端输入被配置为耦合到多个发光二极管(LED)串中对应发光二极管的尾端；以及反馈控制器，包括模数转换器(ADC)，所述模数转换器被配置为产生数字码值，所述数字码值代表所述多个LED串的对应最小尾端电压；码处理模块，所述码处理模块被配置为在第一模式下基于由所述ADC产生的所述数字码值来产生数字码值；数模转换器(DAC)，所述数模转换器被配置为基于由所述码处理模块产生的所述数字码值产生电压；环路校准模块，所述环路校准模块被配置为基于在由所述码处理模块产生的数字码值和由所述ADC产生的作为结果的数字码值之间的关系产生反馈补偿系数；并且所述码处理模块被配置为在第二模式下基于由所述ADC产生的数字码值并且基于所述反馈补偿系数来产生数字码值。
13.根据权利要求12所述的系统，进一步包括电压源，所述电压源被配置为基于由所述DAC产生的电压来调整被提供给所述多个 LED串中每一个的头端的输出电压。
14.根据权利要求13所述的系统，进一步包括分压器，所述分压器被配置为基于所述电压源的所述输出电压来产生电压；其中所述电压源被配置为基于在由所述分压器产生的电压和由所述DAC产生的电压之间的关系来调整所述输出电压；并且其中基于所述分压器的预期电阻比来配置所述DAC和所述ADC。
15.根据权利要求14所述的系统，其中所述反馈补偿系数补偿在所述分压器的所述预期电阻比和实际电阻比之间的差异。
16.根据权利要求12所述的系统，其中在由所述码处理模块产生的所述数字码值和由所述ADC产生的作为结果的数字码值之间的关系包括由所述码处理模块产生的所述数字码值和由所述ADC产生的所述作为结果的数字码值的比；并且所述环路校准模块被配置为基于在所述比和预期比之间的差异确定所述反馈补偿系数。
17.根据权利要求12所述的系统，其中所述环路校准模块被配置为在启动模式期间确定所述反馈补偿系数。
18.根据权利要求12所述的系统，其中所述环路校准模块被配置为响应于确定在由所述DAC产生所述数字码值和由所述ADC产生所述作为结果的数字码值之间所述多个LED 串中的LED串的利用已经保持恒定，来在操作模式期间确定所述反馈补偿系数。
19.根据权利要求18所述的系统，进一步包括数据/定时控制模块，所述数据/定时控制模块被配置为监视被用于控制所述LED串的脉冲宽度调制(PWM)数据的占空比，以确定所述LED串的利用是否已经保持恒定。
20.根据权利要求12所述的系统，进一步包括LED面板，所述LED面板包括所述多个LED串。
全文摘要
公开了在具有多个LED串(105-107)的发光二极管(LED)系统(100)中的功率管理。电压源(112)提供输出电压以驱动多个LED串(105-107)。LED驱动器(104)实现反馈机制以监视活动LED串的尾端电压以识别最小尾端电压并且基于最低尾端电压调整电压源(112)的输出电压。LED驱动器(104)的环路校准模块(136)基于在被用于产生特定输出电压的数字码值和基于从特定输出电压生成的最小尾端电压产生的另一数字码值之间的关系来校准LED驱动器(104)的反馈机制。
文档编号H05B37/02GK102257881SQ200980151877
公开日2011年11月23日 申请日期2009年11月25日 优先权日2008年12月22日
发明者安德鲁·M·卡美亚, 布莱恩·B·洪, 杰克·W·科尼什, 维克托·K·李, 肯尼斯·C·夸克, 让·克雷尔纳, 赵斌, 韦庄·W·辛 申请人:飞思卡尔半导体公司