专利名称：数字pwm生成器及用于驱动发光器件的装置的制作方法
技术领域：
本申请涉及一种数字PWM生成器以及一种用于驱动发光器件的装置，其可以适用于发光二极管(LED)、背光单元(BLU)等并且被精确控制。
背景技术：
一般而言，诸如LED等发光元件可以使用脉宽调制(PWM)驱动电路，以便于控制其亮度。在本文中，PWM方案可以通过将PWM控制信号的一个周期内的高区间(section)控制到0至100%来控制发光元件中流过的电流。如上所述，在公知的使用PWM方案的LED驱动装置中，随着PWM信号的一个周期内的接通(on)区间的百分比增加，LED内的光亮度增加。即，生成占空比被控制以具有期望亮度的PWM信号，并且将该PWM信号提供给开关元件，以便于控制LED的光亮度。对于这样的操作，LED驱动装置包括驱动电路和PWM信号生成器，该驱动电路控制 LED中流动的电流，并且所述PWM信号生成器生成具有适用于期望亮度的占空比的PWM信号以便于驱动LED。然而，当公知的PWM驱动电路具有包括在其中的PWM信号生成器时，该公知的PWM 驱动电路会具有以下缺陷。S卩，在公知内部PWM方案的情况下，当为了小型化和低成本而不使用锁相环(PLL) 时，不能准确锁定时钟频率，并且因此，出现其中条纹在屏幕上向下流动的瀑布现象。此外，当使用锁相环(PLL)以便于消除瀑布现象时，可能会增强瀑布现象，是因为 PLL由于使用PLL来进行准确频率锁定而导致具有其自己的频率偏移，在系统的时钟与PWM 信号之间生成频率偏移。另外，精细的占空控制可能由于诸如用于生成PWM信号的比较器的偏移或者响应速度的约束而受到限制。
发明内容
本发明的一个方面提供了一种数字PWM生成器以及一种用于驱动发光器件的装置，通过基于通过对输入电压进行模拟/数字(A/D)转换所获得的数字信号来生成PWM信号，可以生成精确的PWM信号，以便于精确地控制所采用的系统。根据本发明的一个方面，提供了一种数字PWM生成器，包括A/D转换器，将预定基准电压转换成对应于预定第一设定值的多个区间，在所述多个区间中搜索输入电压的大小所对应的区间，并且将对应于所搜索到的区间的值转换成数字信号；频率选择器，通过对预定基准时钟的一个周期区间期间的高速计数时钟进行计数来提供计数数目，高速计数时钟的周期被设定为比基准时钟的周期短；以及PWM信号生成器，将来自A/D转换器的数字信号转换成对应于与基准电压的比率的比率值，并且通过使用比率值和来自频率选择器的计数数目来产生具有基准时钟的受控占空比的PWM信号。根据本发明的另一个方面，提供了一种用于驱动发光器件的装置，包括恒定电流电路单元，控制包括多个发光元件的发光单元中流动的电流;A/D转换器，将预定基准电压划分成对应于预定第一设定值的多个区间，并且将与所述多个区间中输入电压的大小所对应的区间相对应的值转换成数字信号；频率选择器，通过对预定基准时钟的一个周期区间期间的预定高速计数时钟进行计数来提供计数数目；以及PWM信号生成器，将来自所述A/ D转换器的数字信号转换成对应于与基准电压的比率的比率值，并且通过使用比率值和来自频率选择器的计数数目来生成具有基准时钟的受控占空比的PWM信号，并且将所生成的 PWM信号提供给恒定电流电路单元。第一设定值可以被设定为对应于A/D转换器的A/D转换分辨率的值。频率选择器可以将高速计数时钟的周期设定为比基准时钟的周期短。PWM信号生成器可以将来自A/D转换器的数字信号转换成对应于与基准电压的比率的比率值，并且生成PWM信号，其中，与通过使来自频率选择器的计数数目乘以比率值所生成的值相对应的区间被设定为基准时钟的一个周期中的高区间，并且基准时钟的一个周期的剩余区间被设定为低区间。PWM信号生成器可以将PWM信号的高区间设定为所包括的高速计数时钟的数目与通过使比率值乘以计数数目所得到的值中的整数相对应的区间，并且将PWM信号中的低区间设定为所包括的高速计数时钟的数目与通过从基准时钟的一个周期区间中的总计数数目中减去高区间的高速计数时钟的数目所获得的值的区间。PWM信号生成器可以包括比率计算单元，计算输入电压Vin相当于A/D转换器的满量程的比率；乘法单元，使来自频率选择器的计数数目乘以来自比率计算单元的比率值； 以及PWM生成器，将由所述乘法单元计算的乘积值确定为高区间的宽度，并且生成PWM信号，所述PWM信号在PWM的一个周期期间与所述高区间的宽度相对应地被维持为高电平，并且在PWM的一个周期的剩余区间中被维持为低电平。恒定电流电路单元可以包括第一 MOS晶体管，具有栅极、源极和漏极，所述漏极被连接到具有一个端子和另一个端子的发光单元的所述一个端子，所述另一个端子被连接到接收运行功率的电源端子；第一电阻器，被连接在第一 MOS晶体管的源极与地之间；以及放大器，具有第一输入端子、第二输入端子和输出端子，所述第一输入端子接收由第一电阻器检测到的电压，第二输入端子接收预定电压，并且输出端子输出对应于通过所述第一输入端子的电压与通过所述第二输入端子的电压之间的误差的差电压。另外，发光单元的发光元件可以由LED器件构成。
从下面结合附图的详细描述，本发明的以上以及其他方面、特征和其他优点将得到更加清楚的理解，在附图中图1是根据本发明第一示例性实施例的数字PWM生成器的框图2是根据本发明示例性实施例的P丽信号生成器的配置图；图3是根据本发明第二示例性实施例的用于驱动发光器件的装置的框图；以及图4描述了根据本发明示例性实施例的数字PWM生成器的操作。
具体实施例方式以下，将参考附图来详细描述本发明的示例性实施例。然而，本发明的示例性实施例可以以各种形式被修改，并且本发明的范围不限于下面描述的示例性实施例。提供本发明的示例性实施例，使得本领域技术人员可以更加完全地理解本发明。因此，为了清楚起见，附图中元件的形状和大小会可能被夸大，并且在附图中，相同的附图标记表示相同的元件。图1是根据本发明第一示例性实施例的数字PWM生成器的框图。参考图1，根据本发明第一示例性实施例的数字PWM生成器可以包括A/D转换器 100，该A/D转换器100将预定基准电压Vref划分成对应于预定第一设定值的多个区间，并且将与多个区间中输入电压Vin的大小所对应的区间相对应的值转换成数字信号；频率选择器200，该频率选择器200通过对预定基准时钟CLK的一个周期区间期间的预定高速计数时钟HCLK进行计数来提供计数数目CTN ；以及PWM信号生成器300，该PWM信号生成器300 将来自A/D转换器100的数字信号转换成对应于与基准电压的比率的比率值，并且通过使用该比率值和来自频率选择器200的计数数目CTN来生成具有基准时钟CLK的受控占空比的PWM信号Spwm。本文中，第一设定值可以被设定为对应于A/D转换器100的A/D转换分辨率的值。图2是根据本发明示例性实施例的PWM信号生成器的配置图。参考图2，PWM信号生成器300可以包括比率计算单元310，该比率计算单元310 计算输入电压Vin相对于A/D转换器100的满量程FSR的比率(Vin/FSR = DRV)；乘法单元320，该乘法单元320使来自频率选择器200的计数数目CTN乘以来自比率计算单元310 的比率值DRV ；以及PWM生成器330，该PWM生成器330将乘法单元320所计算的乘积值确定为高区间的宽度，并且生成PWM信号，该PWM信号在PWM的一个周期期间与该高区间的宽度相对应地被维持为高电平，并且在PWM的一个周期的剩余区间中被维持为低电平。图3是根据本发明第二示例性实施例的用于驱动发光器件的装置的框图。参考图3，根据本发明第二示例性实施例的用于驱动发光器件的装置可以包括 恒定电流电路单元80，该恒定电流电路单元80控制包括多个发光元件的发光单元50中流动的电流A/D转换器100，该A/D转换器100将预定基准电压Vref划分成对应于预定第一设定值的多个区间，并且将与多个区间中输入电压Vin的大小所对应的区间相对应的值转换成数字信号；频率选择器200，该频率选择器200通过对预定基准时钟CLK的一个周期区间期间的预定高速计数时钟HCLK进行计数来提供计数数目CTN ；以及PWM信号生成器300， 该PWM信号生成器300将来自A/D转换器100的数字信号转换成对应于与基准电压的比率的比率值，并且通过使用该比率值和来自频率选择器200的计数数目CTN来生成具有基准时钟CLK的受控占空比的PWM信号Spwm，并且将所生成的PWM信号Spwm提供给恒定电流电路单元80。恒定电流电路单元80可以包括具有漏极、栅极和源极的第一 MOS晶体管Ml以及
7在第一 MOS晶体管Ml的源极与地之间连接的第一电阻器R1。第一 MOS晶体管Ml的漏极被连接到具有一个端子和另一个端子的发光单元50，例如，被连接到发光单元50的另一个端子。发光单元50的一个端子被连接到接收运行功率Vdd的电源端子。在本文中，可以将多个LED串联或并联或者串并联地连接在发光单元50的一个端子和另一个端子之间。此外，恒定电流电路单元80可以包括放大器81，该放大器81具有第一输入端子， 该第一输入端子接收由第一电阻器Rl检测到的电压；第二输入端子，该第二输入端子接收预定电压VDCl ；以及输出端子，该输出端子输出对应于通过第一输入端子的电压与通过第二输入端子的电压之间的误差的差电压。参考图1和图3，频率选择器200可以将高速计数时钟HCLK的周期设定为比基准时钟CLK的周期短。PWM信号生成器300可以将来自A/D转换器100的数字信号转换成对应于与基准电压的比率的比率值，并且生成PWM信号Spwm，在该PWM信号中，与通过使来自频率选择器 200的计数数目CTN乘以该比率值所生成的值相对应的区间被设定为基准时钟CLK的一个周期中的高区间，并且基准时钟CLK的一个周期的剩余区间被设定为低区间。PWM信号生成器300可以将PWM信号Spwm的高区间设定为所包括的高速计数时钟 HCLK的数目与通过使比率值乘以计数数目CTN所得到的值中的整数相对应的区间，并且可以将PWM信号Spwm中的低区间设定为所包括的高速计数时钟HCLK的数目对应于通过从基准时钟CLK的一个周期区间中的总计数数目中减去高区间的高速计数时钟HCLK的数目所获得的值的区间。参考图3，发光单元50的发光元件可以由LED元件构成。图4描述了根据本发明示例性实施例的数字PWM生成器的操作。在图4中，示出了在A/D转换器100将基准电压Vref设定为5V并且将输入电压Vin设定为3. 5V以具有 3比特分辨率时的A/D转换器100的操作。在该情况下，当PWM信号生成器300划分与具有3比特分辨率的A/D转换器100 的满量程FSR相对应的5V基准电压Vref时，将基准电压Vref划分成8个区间23，并且由于3. 5V输入电压Vin与该8个区间当中的第6个高区间相对应，所以比率值DRV为6/8。此外，示出了在频率选择器200将高速计数时钟HCLK的周期设定为基准时钟CLK 的25倍时频率选择器200的操作。在该情况下，基准时钟CLK的一个周期中可以包括25个脉冲的高速计数时钟 HCLK0另外，当来自频率选择器200的计数数目CTN为25并且PWM信号生成器300的比率值为6/8时，PWM信号生成器300生成PWM信号Spwm，该PWM信号Spwm在基准时钟CLK 的一个周期中在高区间期间在与整个区间的25个脉冲中的18个脉冲相对应的区间期间具
有高电平。以下，将参考附图来描述根据本发明的实施例的操作和效果。参考图1至图3，将描述根据本发明第一和第二示例性实施例的数字PWM生成器。参考图1，根据本发明第一和第二示例性实施例的A/D转换器100将预定基准电压 Vref划分成对应于预定第一设定值的多个区间，并且将与多个区间中输入电压Vin的大小所对应的区间相对应的值转换成数字信号，并且将该数字信号提供给PWM信号生成器300。
此外，根据本发明第一和第二示例性实施例的频率选择器200通过对预定基准时钟CLK的一个周期区间期间的预定高速计数时钟HCLK进行计数以将计数数目CTN提供给 PWM信号生成器300。更详细地，频率选择器200可以将高速计数时钟HCLK的周期设定为比基准时钟 CLK的周期短，并且例如，如图4中所示，频率选择器200可以将高速计数时钟HCLK的周期设定为基准时钟CLK的周期的25倍。另外，根据本发明第一和第二示例性实施例的PWM信号生成器300将来自A/D转换器100的数字信号转换成对应于与基准电压的比率的比率值DRV，并且通过使用该比率值和来自频率选择器200的计数数目CTN来生成具有基准时钟CLK的受控占空比的PWM信号 Spwm。PWM信号生成器300可以将来自A/D转换器100的数字信号转换成对应于与基准电压的比率的比率值，并且生成PWM信号Spwm，在该PWM信号中，与通过使来自频率选择器 200的计数数目CTN乘以该比率值所生成的值相对应的区间被设定为基准时钟CLK的一个周期中的高区间，并且其中，基准时钟CLK的一个周期的剩余区间被设定为低区间。例如，PWM信号生成器300可以将PWM信号Spwm的高区间设定为所包括的高速计数时钟HCLK的数目与通过使比率值DRV乘以计数数目CTN所得到的值中的整数相对应的区间，并且可以将PWM信号Spwm中的低区间设定为所包括的高速计数时钟HCLK的数目与通过从基准时钟CLK的一个周期区间中的总计数数目中减去高区间的高速计数时钟HCLK 的数目所获得的值相对应的区间。参考图2，将描述PWM信号生成器300的一个示例性实施例。参考图2，PWM信号生成器300可以包括比率计算单元310、乘法单元320和PWM 生成器330。在该情况下，比率计算单元310可以计算输入电压Vin相当于A/D转换器100 的满量程FSR的比率(Vin/FSR = DRV)。此外，乘法单元320使来自频率选择器200的计数数目CTN乘以来自比率计算单元310的比率值DRV。另外，PWM生成器330可以将乘法单元320所计算的乘积值确定为高区间的宽度， 并且生成PWM信号，该PWM信号在PWM的一个周期期间与高区间的宽度相对应地被维持为高电平，并且在PWM的一个周期的剩余区间中被维持为低电平。同时，参考图3，在根据本发明第二示例性实施例的用于驱动发光器件的装置中， 恒定电流电路单元80控制包括多个发光元件的发光单元50中流动的电流。更详细地，将描述恒定电流电路单元80。参考图3，电流由于运行功率Vdd而在发光单元50中流动，并且该电流由第一电阻器Rl被检测为电压，并且被供给到放大器81的第一输入端子。在该情况下，对应于通过放大器81的第一输入端子输入的电压与通过第二输入端子输入的预定电压VDCl之间的误差的差电压被供给到在发光单元50和电阻器Rl之间连接的第一 MOS晶体管Ml。因此，第一 MOS晶体管Ml可以根据来自放大器81的差电压来控制发光单元50中流动的电流。此外，放大器81可以响应于PWM信号Spwm而被接通或关闭。例如，放大器81可以在PWM信号Spwm的高电平中被接通，并且放大器81可以在P丽信号Spwm的低电平中被关闭。参考图4，将描述根据本发明第一和第二示例性实施例的数字PWM生成器的一个具体示例性实施例。参考图4，当A/D转换器100将基准电压Vref设定为5V并且将输入电压Vin设定为3. 5V以具有3比特分辨率时，PWM信号生成器300生成在8个区间(其中5V的基准电压Vref按3比特的分辨率被划分)中3. 5V的输入电压Vin所对应的比率值6/8。即，在A/D转换器100的数字信号中，当5V的基准电压Vref按3比特分辨率被划分时，基准电压Vref可以被划分成8个区间23，并且由于3. 5V的输入电压Vin与8个区间中第6个高区间相对应，所以PWM信号生成器300的比率值为6/8。此外，当频率选择器200将高速计数时钟HCLK的周期设定为基准时钟CLK的25 倍时，基准时钟CLK的一个周期中包含25个脉冲的高速计数时钟HCLK。因此，频率选择器200可以对基准时钟CLK的一个周期期间的高速计数时钟HCLK 脉冲的数目进行计数，并且将计数数目CTN 25提供给PWM信号生成器300。另外，当来自频率选择器200的计数数目CTN为25，并且PWM信号生成器300的比率值为6/8时，PWM信号生成器300可以生成PWM信号Spwm并且将所生成的PWM信号提供给放大器81，该PWM信号Spwm在基准时钟CLK的一个周期中的高区间期间在与整个区间的 25个脉冲中的18个脉冲相对应的区间期间具有高电平。 在本发明的示例性实施例中，在A/D转换器的电压输入范围例如在-FS/2至+FS/2 内的情况下，当全电压被施加为+FS/2时，占空比为100% ；当最小电压被施加为-FS/2时， 占空比为0%。可以通过控制该电压来生成占空比在0 100%范围内的PWM信号，并且通过使用所生成的PWM信号来激励恒定电流电路单元80，LED可以以准确的占空比闪烁。在该情况下，亮度控制分辨率可以取决于A/D转换器的A/D转换分辨率，并且当A/ D分辨率增大时，可以更加精确地控制占空比。如上所述，基于通过对输入电压进行模拟/数字(A/D)转换所得到的数字信号来生成PWM信号，可以生成精确PWM信号，以便于精确地控制所采用的系统。尽管已经结合示例性实施例示出并描述了本发明，但对于本领域技术人员而言将显而易见的是，在不脱离由所附的权利要求书所限定的本发明的精神和范围的情况下，可以做出修改和改变。
权利要求
1.一种数字PWM生成器，包括A/D转换器，所述A/D转换器将预定基准电压划分成对应于预定第一设定值的多个区间，在所述多个区间中搜索输入电压的大小所对应的区间，并且将对应于所搜索到的区间的值传换成数字信号；频率选择器，所述频率选择器通过对预定基准时钟的一个周期区间期间的高速计数时钟进行计数来提供计数数目，所述高速计数时钟的周期被设定为比所述基准时钟的周期短；以及PWM信号生成器，所述PWM信号生成器将来自所述A/D转换器的所述数字信号转换成对应于与所述基准电压的比率的比率值，并且通过使用所述比率值和来自所述频率选择器的所述计数数目来生成具有所述基准时钟的受控占空比的PWM信号。
2.根据权利要求1所述的数字PWM生成器，其中，所述第一设定值被设定为对应于所述 A/D转换器的A/D转换分辨率的值。
3.根据权利要求1所述的数字PWM生成器，其中，所述频率选择器将所述高速计数时钟的周期设定为比所述基准时钟的周期短。
4.根据权利要求1所述的数字PWM生成器，其中，所述频率选择器的所述基准时钟是从外部可变时钟和内部固定时钟中选择的任何一个。
5.根据权利要求3所述的数字PWM生成器，其中，所述PWM信号生成器通过控制所述基准时钟的一个周期内的占空期间的高区间来生成PWM信号。
6.根据权利要求5所述的数字PWM生成器，其中，所述PWM信号生成器将来自所述A/ D转换器的所述数字信号转换成对应于与所述基准电压的比率的比率值，并且生成PWM信号，在所述PWM信号中，与通过使来自所述频率选择器的所述计数数目乘以所述比率值所生成的值相对应的区间被设定为所述基准时钟的一个周期中的高区间，并且所述基准时钟的一个周期中的剩余区间被设定为低区间。
7.根据权利要求6所述的数字PWM生成器，其中，所述PWM信号生成器将所述PWM信号的所述高区间设定为所包括的高速计数时钟的数目与通过使所述比率值乘以所述计数数目所获得的值中的整数相对应的区间，并且将所述PWM信号中的所述低区间设定为所包括的高速计数时钟的数目与通过从所述基准时钟的一个周期区间中的总计数数目中减去所述高区间的高速计数时钟的数目所获得的值相对应的区间。
8.根据权利要求6所述的数字PWM生成器，其中，所述PWM信号生成器包括比率计算单元，所述比率计算单元计算输入电压相当于所述A/D转换器的满量程的比率；乘法单元，所述乘法单元使来自所述频率选择器的所述计数数目乘以来自所述比率计算单元的比率值；以及PWM生成器，所述PWM生成器将由所述乘法单元计算的乘积值确定为高区间的宽度，并且生成PWM信号，所述PWM信号在PWM的一个周期期间与所述高区间的宽度相对应地被维持为高电平，并且在所述PWM的一个周期的剩余区间中被维持为低电平。
9.一种用于驱动发光器件的装置，所述装置包括恒定电流电路单元，所述恒定电流电路单元控制包含多个发光元件的发光单元中流动的电流；A/D转换器，所述A/D转换器将预定基准电压划分成对应于预定第一设定值的多个区间，并且将与所述多个区间中输入电压的大小所对应的区间相对应的值转换成数字信号；频率选择器，所述频率选择器通过对预定基准时钟的一个周期区间期间的预定高速计数时钟进行计数来提供计数数目；以及PWM信号生成器，所述PWM信号生成器将来自所述A/D转换器的所述数字信号转换成对应于与所述基准电压的比率的比率值，并且通过使用所述比率值和来自所述频率选择器的所述计数数目来生成具有所述基准时钟的受控占空比的PWM信号，并且将所生成的PWM信号提供给所述恒定电流电路单元。
10.根据权利要求9所述的装置，其中，所述第一设定值被设定为对应于所述A/D转换器的A/D转换分辨率的值。
11.根据权利要求10所述的装置，其中，所述频率选择器将所述高速计数时钟的周期设定为比所述基准时钟的周期短。
12.根据权利要求10所述的装置，其中，所述频率选择器的所述基准时钟是从外部可变时钟和内部固定时钟中选择的任何一个。
13.根据权利要求11所述的装置，其中，所述PWM信号生成器通过控制所述基准时钟的一个周期内的占空期间的高区间来生成PWM信号。
14.根据权利要求11所述的装置，其中，所述PWM信号生成器将来自所述A/D转换器的所述数字信号转换成对应于与所述基准电压的比率的比率值，并且生成PWM信号，在该PWM 信号中，与通过使来自所述频率选择器的所述计数数目乘以所述比率值所生成的值相对应的区间被设定为所述基准时钟的一个周期中的高区间，并且所述基准时钟的一个周期的剩余区间被设定为低区间。
15.根据权利要求11所述的装置，其中，所述PWM信号生成器将所述PWM信号的高区间设定为所包括的高速计数时钟的数目与通过使所述比率值乘以所述计数数目所得到的值中的整数相对应的区间，并且将所述PWM信号中的所述低区间设定为所包括的高速计数时钟的数目与通过从所述基准时钟的一个周期区间中的总计数数目中减去所述高区间的高速计数时钟的数目所获得的值相对应的区间。
16.根据权利要求12所述的装置，其中，所述PWM信号生成器包括比率计算单元，所述比率计算单元计算输入电压相对于所述A/D转换器的满量程的比率；乘法单元，所述乘法单元使来自所述频率选择器的所述计数数目乘以来自所述比率计算单元的比率值；以及PWM生成器，所述PWM生成器将由所述乘法单元计算的乘积值确定为高区间的宽度，并且生成PWM信号，所述PWM信号在所述PWM的一个周期期间与所述高区间的宽度相对应地被维持为高电平，并且在所述PWM的一个周期的剩余区间中被维持为低电平。
17.根据权利要求9至16中的任何一项所述的装置，其中，所述恒定电流电路单元包括第一 MOS晶体管，所述第一 MOS晶体管具有栅极、源极和漏极，所述漏极被连接到具有一个端子和另一个端子的发光单元的所述一个端子，所述另一个端子被连接到接收运行功率的电源端子；第一电阻器，所述第一电阻器被连接在所述第一 MOS晶体管的源极与地之间；以及放大器，所述放大器具有第一输入端子、第二输入端子和输出端子，所述第一输入端子接收由所述第一电阻器检测的电压，所述第二输入端子接收预定电压，并且所述输出端子输出对应于通过所述第一输入端子的电压与通过所述第二输入端子的电压之间的误差的差电压。
18.根据权利要求9所述的装置，其中，所述发光单元的所述发光元件是LED器件。
全文摘要
提供了一种数字PWM生成器及用于驱动发光器件的装置。根据本发明的第一示例性实施的数据PWM生成器，包括A/D转换器，将预定基准电压划分成对应于预定第一设定值的多个区间，在多个区间中搜索输入电压Vin的大小所对应的区间，并且将与搜索到的区间相对应的值传换成数字信号；频率选择器，通过对预定基准时钟的一个周期区间期间的预定高速计数时钟进行计数来提供计数数目；以及PWM信号生成器，将来自A/D转换器的数字信号转换成对应于与基准电压的比率的比率值，并且通过使用比率值和来自频率选择器的计数数目来生成具有基准时钟的受控占空比的PWM信号。
文档编号H05B37/02GK102548117SQ20111008506
公开日2012年7月4日 申请日期2011年3月31日 优先权日2010年12月24日
发明者孔胜坤, 成濬晔, 权正善, 李在新, 金亭贤, 黄甫铉 申请人:三星电机株式会社