驱动装置的制作方法

专利名称：驱动装置的制作方法
技术领域：
本发明涉及进行负载(发光二极管等)的驱动控制的驱动装置。
背景技术：
作为LCD [Liquid Crystal Display,液晶显示]面板(例如汽车导航监视器)的背光光源，当前主要采用冷阴极管荧光灯(CCFL[Cold Cathode Fluorescent Lamp])，但是由于Hg挥发对应的趋势以及高亮度、省电、寿命长等优点，近年来白色LED[Light Emitting Diode,发光二极管]被实用化，对于进行其驱动控制的LED驱动装置(所谓LED驱动器)， 也公开并提出了各种技术(例如，参照专利文献1)。专利文献1 特开2007-13183号公报在利用PWM控制要使LED发光时，由元件的特性而能够控制的占空比范围被限制。并且，根据元件的特性，使LED发光的电流精度低。

发明内容
本发明鉴于上述问题点，其目的是提供一种能够扩大可控制占空比范围，能够不依赖于元件的变动而提高控制电流的精度的驱动装置。为了达成上述目的，本发明涉及的驱动装置构成为具有第一晶体管，其一个端子输入脉冲状电流，并且所述一个端子与控制端子连接；和第二晶体管，其一个端子至少连接一个负载，另一个端子与所述第一晶体管的另一个端子共同连接于基准电位，控制端子分别连接于所述第一晶体管的控制端子；在所述第一晶体管的控制端子和所述第一晶体管的另一个端子之间，连接电阻元件的结构(第一结构)。此外，由上述第一结构构成的驱动装置优选还具备分别对所述第一晶体管和所述第二晶体管的一个端子供给恒定电压的第二基准电压供给部和第二基准电压供给部的结构(第二结构)。根据本发明涉及的驱动装置，通过插入电阻可以使晶体管的上升沿提前，由此可以扩大可控占空比范围。此外，根据本发明涉及的驱动装置，通过使晶体管的一个端子为恒定电压，能够不依赖于元件变动而提高控制电流的精度。


图1是表示本发明涉及的半导体装置的第1实施方式的框图。图2是半导体装置10的引脚配置图。图3是表示外部端子的引脚号、端子名以及功能的对应表。
图4是用于说明半导体装置10的外部连接的图。图5是表示外部元件的常量的一例的设定表。图6是外部端子的输入输出等效电路图。图7是表示半导体装置10的电特性的表。图8是表示FAILl信号的输出段的图。图9是表示FAIL2信号的输出段的图。图10是用于说明开路/短路的检测动作的图。图11是表示LED使能(enable)信号LEDEm、LEDEN2的输入逻辑与LED输出端子 LEDl LED4的导通/截止状态的相互关系的真值表。图12是表示电流设定部116和恒流驱动器117的一结构例的电路图。图13是表示电阻RSET和输出电流ILED的相互关系的曲线图。图14A是表示FWM调光控制的一例(P丽=150Hz、Duty = 0. 38% )的时序图。图14B是表示PWM调光控制的一例(P丽=150Hz、Duty = 50% )的时序图。图14C是表示PWM调光控制的一例(PWM = 20kHz、Duty = 50% )时序图。图15是表示电阻RT和振荡频率FOSC的相互关系的曲线图。图16是用于说明与OCP部111的动作相关联的外部元件的连接关系的图。图17A是用于说明线圈Ll的选定的波形图。图17B是用于说明线圈Ll的选定的电路图。图18是用于说明输出电容器CVOUT的选定的图。图19是用于说明输入电容器CVCC的选定的图。图20是用于说明负荷开关用晶体管Ql的选定、及其软启动的图。图21是表示晶体管Ql的栅极·源极间电容和软启动时间的相互关系的曲线图。图22是表示DC/DC转换器的LC谐振电路的电路图。图23是表示相位超前单元的第1例(输出电容器的ESR分量)的电路图。图24是表示相位超前单元的第2例(与COMP端子连接的CR分量)的电路图。图25是表示半导体装置10的动作时序的时序图。图26是表示本发明涉及的半导体装置的第2实施方式的框图。图27是半导体装置20的引脚配置图。图28是示出外部端子的引脚号、端子名以及功能的对应表。图29是表示半导体装置20的电特性的表。图30是表示电流设定部220和恒流驱动器221的一结构例的电路图。图31A是表示镜像比(mirror ratio)和晶体管尺寸的相互关系的示意图(镜像比1 1650的情况)。图31B是表示镜像比和晶体管尺寸的相互关系的示意图(镜像比1 100的情况)。图32是锯齿形配置了电阻的布局图。符号说明10半导体装置101基准电压生成部(VREG部)
102 开关103欠压保护部(UVL0部)104温度保护部(TSD部)105过电压保护部(0VP部)106输入缓冲器107振荡器部108PWM 比较器109控制逻辑部110驱动器111过电流保护部(0CP部)112比较器113误差放大器114软启动部115输入缓冲器116电流设定部117恒流驱动器118开路/短路检测部119输入缓冲器120输入缓冲器20半导体装置201基准电压生成部(VREG部)202欠压保护部(UVL0部)203温度保护部(TSD部)204短路保护部(SCP部)205过电压保护部(0VP部)206过电流保护部(0CP部)207比较器208控制逻辑部209输入缓冲器210振荡器部211斜坡电压生成部212PWM 比较器213驱动器控制部214驱动器215N沟道型场效应晶体管216驱动器217误差放大器218软启动部219输入缓冲器
220电流设定部221恒流驱动器222开路/短路检测部223输入缓冲器224输入缓冲器
具体实施例方式图1是表示本发明涉及的半导体装置的第1实施方式的框图。首先，叙述本实施方式的半导体装置10的概要。半导体装置10是36V高耐压的白色LED驱动器IC，在单芯片上集成了升压DC/ DC转换器、以及4通道输出的恒流驱动器。另外，半导体装置10通过PWM[PUlse Width Modulation，脉冲宽度调制]控制以及VDAC控制的任一个都可以实现白色LED的调光控制。下面，叙述本实施方式的半导体装置10的特点。第一特点，电源电压VCC的输入电压范围是4. 5 30[V]。第二特点，内置有升压 DC/DC控制器。第三特点，内置有对LED提供输出电流ILED的4通道恒流驱动器(最大电流值150[mA])。第四特点，对应于PWM调光(占空比0. 38 99. ])。第五特点，内置有各种保护功能部(UVL0[Under Voltage Lock Out] ,OVP [Over Voltage Protection]、 T SD [Thermal Shut Down]、OCP [Over Current Protection])。第六特点，内置有 LED 异常状态(开路/短路)的检测功能。第七特点，采用了 HS0P-M28封装(参照图2)。另外，本实施方式的半导体装置10可以用于汽车导航监视器的背光光源、中小型 LCD面板的背光光源等的驱动控制。如图1所示，具有上述特点的本实施方式的半导体装置10集成以下部件而成基准电压生成部101 (以下称为VREG部101)、开关102、欠压保护部103(以下称为UVLO部 103)、温度保护部104 (以下称为TSD部104)、过电压保护部105 (以下称为OVP部105)、输入缓冲器106、振荡器部107、PWM比较器108、控制逻辑部109、驱动器110、过电流保护部 111 (以下称为OCP部111)、比较器112、误差放大器113、软启动部114、输入缓冲器115、电流设定部116、恒流驱动器117、开路/短路检测部118、输入缓冲器119和120。另外，半导体装置10的上述电路部可以大致分为以下四个模块VREG模块(VREG 部101)、升压DC/DC控制器模块(开关102、输入缓冲器106、振荡器部107、PWM比较器108、 控制逻辑部109、驱动器110、OCP部111、比较器112、误差放大器113以及软启动部114)、 电流驱动器模块(输入缓冲器115、电流设定部116、恒流驱动器117、开路/短路检测部118 以及输入缓冲器119和120)、保护模块(UVL0部103、TSD部104、OVP部105)。此外，本实施方式的半导体装置10具有28个外部端子(1引脚 28引脚)作为与外部确立电连接的单元。图2是半导体装置10的引脚配置图，图3是表示外部端子的引脚号、端子名、以及功能的对应表。另外，在图2中，在半导体装置10的中央部两边所设置的宽幅端子是与子接地连接的FIN端子，是用于使放热性良好的端子。下面，对半导体装置10的外部连接进行详细的说明。
图4是用于说明半导体装置10的外部连接的图。关于图4所示的外部元件，去耦电容器CVCC、CREG优选尽可能连接在IC引脚最近的地方。在CS端子(22引脚)、GND端子(7引脚)以及PGND(21引脚)中有可能流过大电流，所以优选分别独立地进行布线并降低阻抗。应注意在VDAC端子(8引脚)、ISET端子(9引脚)、RT端子(26引脚)以及COMP 端子(28引脚)中不产生噪声。PWM端子(5引脚)、SYNC端子(6引脚)、LEDl端子(12引脚)、LED2端子(14引脚)、LED3端子(15引脚)以及LED4端子(17引脚)会被接通断开，所以应注意不要对周边图案产生影响。图4中的粗线部分优选宽幅图案且尽可能短地进行布局。另外，在本实施方式的半导体装置10中，外接有功率晶体管Q2，所以能够提高放热性。图5是表示外部元件的常量的一例的设定表。另外，本图中例示的常量是在电源电压VCC= 12[V]、LED5串联4并联、输出电流ILED = 50[mA]时对动作进行了确认的常量。因此，最适值根据使用条件等而不同，所以优选在充分评价的基础上决定常量。图6是外部端子的输入输出等效电路图。如图6所示，在半导体装置10的外部端子都连接有静电保护二极管。此外，对于作为控制关联端子的PWM端子(5引脚)、SYNC端子(6引脚)、VDAC端子(8引脚)、ISET端子(9引脚)、LEDENl端子(10引脚)、LEDEN2端子(11引脚)、CS端子(22引脚hSWOUI^SH^ (23引脚)、EN端子(24引脚)、0VP端子(25引脚)、RT端子(26 引脚)、SS端子(27引脚)、C0MP端子(28引脚)，构成为不是将上侧(从信号线向电源线抽出电荷的路径侧)的静电保护二极管的阴极连接于基准电压VREG或电源电压VCC的施加端，而是连接于中间电压CLlOV (例如10 [V]，参照图6的最右下栏)的施加端。通过这样的结构，在未施加电源电压VCC的情况下，或未通过使能信号EN生成基准电压VREG的情况下，即使对外部端子施加了正电压，也不会经由静电保护二极管向基准电压线或电源电压线流入过大电流，所以可以防止电路破坏或误动作。图7是表示由上述结构构成的半导体装置10的电特性的表。另外，对于图7所示的电特性，在没有特别指定的情况下，表示在电源电压VCC = 12 [V]、周围温度Ta = 25 [°C ] 下的数值。下面，对于半导体装置10的VREG模块(VREG部101)，参照前面提到的图1等进行详细的说明。VREG部101是在输入到EN端子(24引脚)的使能信号EN为高电平时，生成来自输入到VCC端子(1引脚)的电源电压VCC(12 [V])的基准电压VREG(5 [V] (Typ.))的单元。 该基准电压VREG作为内部电路的电源来使用，并且，也使用于在IC外将端子固定为高电平电压时。此外，VREG部101具备UVLO功能，在成为2.9 [V] (Typ.)以上时开始动作，在成为 2. 8 [V] (Typ.)以下时停止动作。另外，VREG端子(4引脚)是用于连接相位补偿用电容CREG(10 μ F(Typ.))的外
8部端子。通过连接这样的相位补偿用电容CREG，可以使VREG部101的电路动作稳定。下面，对半导体装置10的自诊断功能进行详细的说明。本实施方式的半导体装置10为了表示内置于自身的保护电路的动作状态，具备分别从FAILl端子(3引脚)和FAIL2端子(20引脚)以开漏(open drain)形式分别输出 FAILl信号和FAIL2信号的功能。UVLO部103、TSD部104、0VP部105以及OCP部111的任一个检测异常状态，在其输出信号为低电平时，控制逻辑部109经由图8所示的输出段，使FAILl信号为低电平，并将SWOUT端子(23引脚)固定为低电平，由此停止升压动作。但是，OCP部111是逐脉冲(pulse by pulse)方式，所以仅在由升压DC/DC转换器的振荡频率FOSC决定的1周期，SWOUT端子被固定在低电平之后，恢复升压动作。通过这样的逐脉冲方式，可以在不使电路动作完全停止的情况下施加电流限制，所以即使由于误动作而电路被停止时，也没有迟延地进行自动恢复，因此对于用户来说使用方便。此外，在UVLO部103、TSD部104以及OVP部105的至少一个检测出异常状态时， 使LEDl端子、LED2端子、LED3端子以及LED4端子(12引脚、14引脚、15引脚、17引脚)都为开路(高阻抗)。此外，从FAILl端子(3引脚)输出的FAILl信号和从LOADSW端子(2引脚)输出的LOADSW信号互为反转信号，FAILl信号为低电平时，LOADSW信号利用开关102成为高电平。因此，在UVLO部103、TSD部104、OVP部105以及OCP部111的任一个检测出异常状态时，与LOADSW端子(2引脚)外部连接的负荷开关(图4的P沟道型场效应晶体管Ql) 被截止。因此，在半导体装置10异常时，使升压动作停止，从而可以防止IC达到破坏或冒烟·起火于未然。另一方面，从FAIL2端子(20引脚)输出的FAIL2信号在开路/短路检测部118检测出异常状态(开路状态或短路状态)时，经由图9所示的输出段输出低电平。另外，从开路/短路检测部118输出的FAIL2信号成为锁存方式，根据使能信号EN的导通/截止(进而UVLO信号的导通/截止)来进行其锁存解除。如图10所示那样，开路/短路检测部118在应该维持在规定的LED控制电压 VLED (0. 8 [V] (Typ.))的LED端子电压Vl V4(LED1端子 LED4端子的各端子电压)成为0.15[V] (Typ.)以下时，判断为该LED端子为开路，并且在OVP端子(25引脚)的端子电压VP(输出电压VOUT的分压电压)达到1.7[V] (Typ.)时，为了截止对判断为开路的LED 端子的电流输出，对恒流驱动器117发送指示并且使FAIL2信号迁移到低电平。另外，在图 10的例中，例示出了 LEDl端子成为开路的情况。这样，通过由两阶段来实施LED端子的开路检测和电流输出的截止控制，可以避免不必要的停机(shut down)。另外，对于上述开路检测，也可以利用OVP部105执行的过电压检测来代替。艮口， 在OVP部105中，检测出OVP端子的端子电压VP达到规定的过电压检测电压VDOVP (2. 0 [V] (Typ.))的情况之后，停止DC/DC转换器的升压动作，截止全通道的电流输出，所以即使不用进行开路检测，也能够以兼备过电压检测和开路检测的形式，使全通道的电流输出截止。其中，在仅想要截止成为开路的通道的情况下，如上述说明的那样，通过监视LED 端子电压Vl V4，确定成为开路的LED端子，可以仅截止该通道。尤其是应用于若截止全通道的电流输出则对使用产生障碍的应用(汽车导航监视器的背光驱动装置等)时，优选可以个别地截止各通道的电流输出的本实施方式的结构。此外，开路/短路检测部118在LED端子电压Vl V4成为4. 5[V] (Typ.)以上时判断为短路。换言之，在正常时和异常时之间，在LED端子电压的差分成为3. 7[V](= 4. 5[V]-0.8[V]) (Typ.)以上时成为检测出短路。另外，白色LED的正方向下降电压VF大约为3. 4 [V]，所以在上述设定例中，LED仅有一个短路时不检测为短路，在LED有两个以上短路时检测为短路。通过这样的阈值电平的设定，可以在使用产生了 LED短路的LED时不会带来什么障碍的范围内避免不需要的停机。这样，在开路/短路检测部118的短路检测是指检测以下状态的动作，例如在分别外部连接于LEDl端子 LED4端子的LED列中，对于任意一个LED列，形成该LED列的一个LED成为短路状态(阳极/阴极间的短路状态)的结果，作为LED列整体的正方向下降电压成为降低成为了该短路状态的LED的正方向下降电压VF程度的状态，一个LED端子电压与其他LED端子电压相比，成为提高了 LED的正方向下降电压VF程度的状态。因此如图 1所示，开路/短路检测部118和OVP部105作为别的保护模块而形成。但是，在本实施方式的半导体装置10中，一旦检测出开路/短路，则以后短路检测信号被屏蔽(mask)。若采用图10的例来叙述，则检测出LEDl端子的开路以后，对于其他 LED2端子 LED4端子，其短路检测信号被屏蔽。通过这样的屏蔽控制，LEDl端子成为开路的结果，LED端子电压Vl几乎减低为GND，接受此而输出电压VOUT上升，追随于此，LED端子电压V2 V4即使比通常时上升，也不会将其误检测为短路。另外，开路检测信号在开路 /短路检测后不被屏蔽。此外，上述短路检测信号在由PWM驱动引起的输出电流ILED的截止期间也被屏蔽。通过这样的屏蔽控制，在输出电流ILED的截止期间，即使LED端子电压Vl V4跳跃的情况下，也不会将其误检测为短路。另外，关于上述屏蔽控制，考虑在PWM信号的逻辑变迁定时和输出电流ILED的导通/截止定时之间产生延迟的情况，可以从开始流过输出电流 ILED的定时(恒流驱动器117的输出晶体管导通的定时)到PWM信号下降为低电平的定时为止进行屏蔽(参照后面出现的图13)。此外，若在LEDl端子 LED4端子连接附加电容，则在输出导通时LED端子电压 Vl V4下降的情况变慢，有可能短路检测进行误动作，所以需要注意。此外，FAILl信号和 FAIL2信号都是开漏形式，所以FAILl端子和FAIL2端子对基准电压VREG的施加端由电阻 (图4的电阻RFL1、RFL2)被提升(pull up)。下面，对半导体装置10的电流驱动器模块(输入缓冲器115、电流设定部116、恒流驱动器117、开路/短路检测部118以及输入缓冲器119和120)进行详细的说明。在LED输出端子LEDl LED4中有未使用来自恒流驱动器117的输出电流ILED 的输出端子(进而，未点亮的LED列)的情况下，采用LEDEm端子(10弓丨脚)以及LEDEN2 端子(11引脚)，可以分别截止对LED输出端子LEDl LED4的电流输出。图11是表示LED使能信号LEDEm、LEDEN2的输入逻辑与LED输出端子LEDl LED4的导通/截止状态的相互关系的真值表。另外，在不利用LED使能信号LEDEm、LEDEN2使未使用的LED端子开路时，在开路/短路检测部118中开路检测产生误动作。此外，在利用LED使能信号LEDEm、LEDEN2使向 LED端子的电流输出适当截止的情况下，误差放大器113的输入段进行动作，所以优选LEDl 端子 LED4端子不固定于GND，而连接于开路或定电压VREG的施加端。此外，在P丽驱动输出电流ILED时，优选不切换LED使能信号LEDEm、LEDEN2。下面，对于输出电流ILED的设定方法，参照图12进行详细地说明。图12是表示电流设定部116和恒流驱动器117的一结构例的电路图。如图12所示，电流设定部116具有运算放大器Al、直流电压源A2、npn型双极性晶体管A3、电阻A4和A5、pnp型双极性晶体管A6 A9以及电阻AlO (电阻值R)而构成。运算放大器Al的第1正相输入端⑴连接于VDAC端子(8引脚)。运算放大器 A2的第2正相输入端(+)连接于直流电压源A2的正极端，施加规定的定电压VISET( = 2.0[V])。直流电压源A2的负极端连接于接地端。运算放大器A2的反相输入端(-)连接于ISET端子(9引脚)。晶体管A3的基极连接于运算放大器Al的输出端。晶体管A3的发射极连接于ISET端子。电阻A4、A5的各一端都连接于基准电压VREG的施加端。电阻A4的另一端连接于晶体管A6的发射极。电阻R5的另一端连接于晶体管A7的发射极。晶体管A6、A7的基极相互连接，其连接节点连接于晶体管A7的集电极。晶体管A6的集电极连接于晶体管A8的发射极。晶体管A7的集电极连接于晶体管A9的发射极。晶体管A8、A9的基极相互连接， 其连接节点连接于晶体管A8的集电极。晶体管A8的集电极连接于晶体管A3的集电极。晶体管A9的集电极经由电阻AlO连接于接地端。另一方面，如图12所示，恒流驱动器117具有分别对LEDl端子 LED4端子提供输出电流ILED的4通道的输出段Chl、Ch2、Ch3、Ch4而构成。另外，输出段Chl具有运算放大器B1、N沟道型场效应晶体管B2、电阻B3(电阻值5R)、电流镜电路B4(镜像比1 1)、电阻B5 (电阻值5R)、运算放大器B6、N沟道型场效应晶体管B7、电阻B8 (电阻值5R)、电流镜电路B9(镜像比1 10)、运算放大器B10、直流电压源B11、N沟道型场效应晶体管B12 B14、运算放大器B15、直流电压源B16、N沟道型场效应晶体管B17、电阻B18而构成。运算放大器Bl的正相输入端(+)连接于晶体管A9和电阻AlO的连接节点。运算放大器Bl的反相输入端(_)连接于电阻B3的一端。电阻B3的另一端连接于接地端。晶体管B2的漏极连接于电流镜电路B4的输入端。晶体管B2的源极连接于电阻B3的一端。 晶体管B2的栅极连接于运算放大器Bl的输出端。电流镜电路B4的电源输入端连接于基准电压VREG的施加端。运算放大器B6的正相输入端⑴分别连接于电流镜电路B4的输出端和电阻B5 的一端。运算放大器B6的反相输入端连接于电阻B8的一端。电阻B5、B8的另一端都连接于接地端。晶体管B7的漏极连接于电流镜电路B9的输入端。晶体管B7的源极连接于电阻B8的一端。晶体管B7的栅极连接于运算放大器B6的输出端。电流镜电路B9的电源输入端连接于基准电压VREG的施加端。运算放大器BlO的正相输入端(+)连接于直流电压源Bll的正极端。直流电压源 Bll的负极端连接于接地端。晶体管B12的漏极连接于电流镜电路B9的输出端。晶体管 B12的源极连接于运算放大器BlO的反相输入端(_)。晶体管B12的栅极连接于运算放大器BlO的输出端。
晶体管B13的漏极连接于晶体管B12的源极。晶体管B13、B14的栅极相互连接， 并且其连接节点连接于晶体管B12的漏极，另一方面还经由电阻B18连接于接地端。晶体管B13、B14的源极都连接于接地端。运算放大器B15的正相输入端(+)连接于直流电压源B16的正极端。直流电压源 B16的负极端连接于接地端。晶体管B17的漏极连接于LEDl端子。晶体管B17的源极连接于运算放大器B15的反相输入端(_)，另一方面还连接于晶体管B14的漏极。晶体管B17 的栅极连接于运算放大器B15的输出端。另外，构成恒流驱动器117的其他输出段Ch2 Ch4由与上述输出段Chl相同的结构构成，所以省略详细的说明。在由上述结构构成的电流设定部116以及恒流驱动器117中，根据下面的(1)式设定输出电流I LED。[式1]ILED [mA] = min {VDAC, 20 [V]} /RSET [k Ω ] X 3300…(1)在上述(1)式中，参数min{VDAC，2.0[V]}是输入VDAC端子(8引脚)的控制电压VDAC、和在电流设定部116的内部预定的定电压VISET( = 2.0[V])中任意一个较低的电压值。此外，参数RSET是与ISET端子(9引脚)外部连接的电阻RSET的电阻值，参数 3300 (Typ.)是在恒流驱动器117的电路内部决定的常量。S卩，通过对ISET端子(9引脚)下拉(pull down)连接电阻RSET，从而成为将流过该ISET端子的基准电流ISET的规定增益倍(例如3300倍)设定为输出电流ILED的最大值(例如50[mA])的形式。若就图12的例来具体叙述，则在恒流驱动器117中，首先，利用运算放大器Bi、晶体管B2以及电阻B3 (电阻值5R)，对电阻AlO的端子电压Va ( = ISET X R)进行电压/电流变换，生成作为基准电流ISET的1/5的中间电流Ia( = 1/5ISET)。接着，采用电流镜电路 B4，将中间电流Ia以1 1镜像，生成中间电流1/5ISET)。接着，采用电阻B5(电阻值5R)，对中间电流Λ进行电流/电压变换，生成端子电压Vb ( = ISET XR)。接着，采用运算放大器Β6、晶体管Β7以及电阻Β8 (电阻值5R)，对电阻Β5的端子电压Vb进行电压/电流变换，生成中间电流Ic( = 1/5ISET)。接着，采用电流镜电路B9，将中间电流Ic以1 10 镜像，生成将基准电流ISET两倍后的中间电流Id( = 2ISET)。然后，最终采用由晶体管 B13、B14构成的电流镜电路，将中间电流Id以1 1650镜像，生成将基准电流ISET3300倍后的输出电流ILED( = 3300ISET)。另外，为了提高输出电流ILED的精度，对于最终段的电流镜电路，采用运算放大器B10、B15，使晶体管B13、B14的漏极·源极间电压相同(例如0.3[V])。此外，恒流驱动器117构成为根据所输入的基准电流ISET，反复进行电压/电流变换和电流/电压变换，并生成希望的输出电流ILED。因此，上述变换处理中所用的电阻元件(在图12的例中，电阻 B3、B5、B8)增加，进而其修整(trimming)机会增加。这样，根据具有许多可能修整的电阻的结构，通过对这些电阻值进行微调，可以实现输出电流ILED的相对偏差幅度为士4%、绝对偏差幅度为士6%，进而可以对亮度偏差的降低以及LED的长寿命化作出贡献。图13是表示电阻RSET和输出电流ILED的相互关系的曲线图。另外，作为电阻 RSET，优选采用300&Ω]以下的电阻。
此外，在采用上述控制电压VDAC进行输出电流ILED的可变控制(LED的调光控制)时，其输入范围可以是0. 1 2.0[V]的范围。通过施加这样的控制电压VDAC，可以将输出电流ILED从最大值进行降低。另一方面，在作为控制电压VDAC而输入2.0[V]以上时，如上述(1)式所示，成为选择定电压VISET的电压值，所以基于控制电压VDAC的调光功能成为不使用状态。另外，在不使用基于控制电压VDAC的调光功能的情况下，从避免误动作的观点出发，可以不使VDAC 端子为开路而连接于基准电压VREG(5[V])的施加端。此外，在本实施方式的半导体装置10中，除了利用上述控制电压VDAC的LED的调光控制之外，还可以采用输入到PWM端子(5引脚)的PWM信号来进行基准电流ISET的导通/截止控制，由此进行LED的调光控制。S卩，若根据PWM信号使成为输出电流ILED的基准的基准电流ISET为脉冲电流，则 PWM信号的占空比成为输出电流ILED的占空比，所以可以使输出电流ILED从其最大值(或者由控制电压VDAC决定的电流值)看起来降低。另外，对于基于PWM信号的基准电流ISET 的导通/截止控制单元(脉冲电流生成单元)，可以设置于电流设定部116的输出段(恒流驱动器117的前段)。此外，在本实施方式的半导体装置10中，为了提高输出电流ILED对PWM信号的响应性，对于最终段的电流镜电路，在晶体管B13、B14的栅极·源极间插入有下拉电阻 B18 (500 R Ω ])。通过插入这样的下拉电阻Β18，可以使晶体管Β13、Β14的上升沿提前，所以可以实现PWM调光能力的提高(最低占空比0. 38% (150[Hz]时))。另一方面，在不使用基于PWM信号的调光功能的情况下(占空比100% )，可以将 PWM端子固定在高电平(例如定电压VREG)。另外，在PWM端子中，优选插入低通滤波器(截止频率30 [kHz])。图14A 图14C分别是表示PWM调光控制的一例的时序图，示出PWM信号和输出电流ILED的相互关系。另外，图14A示出PWM信号的频率为150 [Hz]、占空比为0. 38 ] 的情况，图14B示出PWM信号的频率为150 [Hz]、占空比为50 ]的情况。此外，图14C示出PWM信号的频率为20 [kHz]、占空比为50 [%]的情况。另外，图14A、图14B、图14C的各横轴都是时间轴，但是各个PWM信号的频率相差较大，所以其描写范围相互不同。通常，PWM 信号的频率固定地设定为100 200[Hz]左右。下面，详细地说明半导体装置10的升压DC/DC控制器模块(包括输入缓冲器106、 振荡部107、PWM比较器108、控制逻辑部109、驱动器110、0CP部111、比较器112、误差放大器113以及软启动部114的电路模块)。首先，参照前面提到的图1和图4，详细地说明升压DC/DC控制器模块的基本动作 (升压动作)。晶体管Q2是根据来自SWOUT端子(23引脚)的输出而被进行导通/截止控制的 N沟道场效应型的输出功率晶体管。使晶体管Q2为导通状态时，在线圈Ll中经由晶体管Q2流过朝向接地端的开关电流，并蓄积其电能。另外，在晶体管Q2的导通期间，在输出电容器CVOUT中已经蓄积了电荷的情况下，在作为负载的发光二极管列(在图4中未明示，为连接于输出电压VOUT的引出端与LEDl端子 LED4端子之间的LED列)中，流过来自输出电容器CVOUT的电流。并且
13此时，二极管Dl的阳极电位经由晶体管Q2降低到几乎接地电位，所以二极管Dl成为反向偏置状态，从输出电容器CVOUT向晶体管Q2不流入电流。另一方面，在使晶体管Q2为截止状态时，由于在线圈Ll中产生的反向电压而放出在其中蓄积的电能。此时，二极管Dl成为正向偏置状态，所以经由二极管Dl流动的电流流入作为负载的LED列，并且还经由输出电容器CVOUT而流入接地端，成为对输出电容器 CVOUT进行充电。通过反复上述动作，对作为负载的LED列供给通过输出电容器CVOUT被升压并且被平滑后的输出电压V0UT。这样，本实施方式的半导体装置10通过晶体管Q2的导通/截止控制而驱动作为能量储存元件的线圈Li，由此作为使电源电压VCC升压从而生成输出电压VOUT的斩波型升压电路的一结构要素来发挥功能。下面，详细地说明升压DC/DC控制器模块的输出反馈控制。误差放大器113将分别施加给第1 第四反相输入端(_)的LED端子电压Vl V4的最低值与输入到正相输入端⑴的规定的LED控制电压VLED之差分放大从而生成误差电压Verr。即，输出电压VOUT比其目标设定值越低，误差电压Verr的电压值成为越高的电平。另一方面，PWM比较器108比较分别施加给第1、第2正相输入端(+)的误差电压 Verr以及上限电压Vlmt中较小的一个、和施加给反相输入端(-)的三角波电压(斜坡波电压)Vosc，由此生成与其比较结果相对应的占空比的比较信号(PWM驱动波形)。即，比较信号的逻辑成为若误差电压Verr (或上限电压Vlmt)比三角波电压Vosc高则为高电平，若低则为低电平。因此，稳定动作时的比较信号的能效(on duty)(晶体管Q2的导通期间占单位期间的比)根据误差电压Verr和三角波电压Vosc的相对高低而发生变动。在上述比较信号为高电平的期间，控制逻辑部109经由驱动器110，将SWOUT端子的端子电压(即，晶体管Q2的栅极电压)保持在高电平。因此，晶体管Q2成为导通状态。 另一方面，在比较信号为低电平的期间，将SWOUT端子的端子电压保持在低电平。因此，晶体管Q2成为截止状态。这样，升压DC/DC控制器模块构成为根据LED端子电压Vl V4(进而输出电压 V0UT)的监控结果，进行晶体管Q2的驱动控制。因此，可以将输出电压VOUT维持在希望值。下面，说明作为负载的LED列的串联数。如上述那样，半导体装置10的升压DC/DC控制器模块检测LED列的阴极电压(即 LED端子电压Vl V4)，并控制施加给LED列的阳极的输出电压V0UT，以使阴极电压成为 LED 控制电压 VLED ( = 0.8 [V] (Typ.))。在PWM信号为高电平且对LED列流过输出电流ILED时只进行上述升压动作。此外，在驱动多个LED列时，LED的正方向下降电压VF最大的列的LED端子电压(换言之，LED 端子电压的最低值)被控制为与LED控制电压VLED—致。因此，其他列的LED端子电压成为高出正方向下降电压VF的偏差部分的电压。另外，对于正方向下降电压VF的偏差容许电压Vper ( = 3.7 [V] (Typ.))，根据短路检测电压VDSHT ( = 4. 5 [V] (Typ.))以及LED控制电压VLED ( = 0.8 [V] (Typ.))利用下面的(2)式来设定。
[式2]Vper = VDSHT-VLED — (2)此外，开路/短路检测部118中的开路检测时，OVP部105中的过电压检测基准电压VDOVP ( = 2.0 [V] (Typ.))的85%被设定为触发电压(开路检测电压VD0P2 ( = 1.7 [V] (Typ.))(参照图7和图10)。将其换算为输出电压VOUT来考虑时，通常动作时的输出电压 VOUT的最大值成为30. 6 [V] =36[V]X0.85。因此，LED的串联数N被限制为比输出电压 VOUT的最大值30. 6 [V]除以LED —个的正方向下降电压VF所得的值(30. 6/VF)小。下面，说明OVP部105。在OVP端子05引脚)中，输入将输出电压VOUT电阻分割而得到的分压电压VPo对于与其进行比较的OVP部105的过电压检测基准电压VD0VP， 如前所述，可以根据LED列的串联数N和正方向下降电压VF的偏差容许电压Vper来适当地决定。此外，在决定过电压检测基准电压VDOVP时，应该还考虑开路检测电压VD0P2(= VDOVP X0. 85)来进行决定。另外，OVP部105 —旦启动保护动作之后，在输出电压VOUT降低到过电压检测基准电压VDOVP的77. 5%时解除其保护动作。例如，在设电阻分割电路的电阻值为ROVPl (升压电压侧)、R0VP2(GND侧)的情况下，输出电压VOUT满足下面的(3)式时OVP部105的保护动作启动。[式3]
权利要求
1.一种LED驱动器，其特征在于，具有升降压DC/DC控制器模块，其对根据输入电压生成输出电压并供给到LED的升降压DC/ DC转换器进行控制；和电流驱动器模块，其生成上述LED的输出电流。
2.根据权利要求1所述的LED驱动器，其特征在于， 上述升降压DC/DC转换器包括第一开关，其第一端与上述输入电压的施加端连接；第一二极管，其阴极与上述第一开关的第二端连接，阳极与接地端连接；电感器，其第一端与上述第一开关的第二端连接；第二开关，其第一端与上述电感器的第二端连接，第二端与接地端连接；和第二二极管，其阳极与上述电感器的第二端连接，阴极与上述LED的阳极连接。
3.根据权利要求2所述的LED驱动器，其特征在于， 上述升降压DC/DC控制器模块包括误差放大器，其放大上述LED的阴极电压和规定的LED控制电压的差分，生成误差电压；斜坡电压生成部，其生成斜坡电压；PWM比较器，其比较上述误差电压和上述斜坡电压，生成比较信号； 驱动器控制部，其基于上述比较信号生成驱动信号； 第一驱动器，其基于上述驱动信号使上述第一开关接通/断开；和第二驱动器，其基于上述驱动信号使上述第二开关接通/断开。
4.根据权利要求3所述的LED驱动器，其特征在于，上述斜坡电压生成部，输出规定频率的三角波电压与流过上述第一开关的电流所对应的电流检测电压的相加电压作为上述斜坡电压。
5.根据权利要求3或4所述的LED驱动器，其特征在于，上述升降压DC/DC控制器模块还包括第三开关，该第三开关基于上述驱动信号互补地使上述第一开关以及上述第二开关接通/断开。
6.根据权利要求1 5中任一项所述的LED驱动器，其特征在于， 上述电流驱动器模块包括电流设定部，其生成基准电流；和恒流驱动器，其按照上述基准电流生成上述输出电流。
7.根据权利要求6所述的LED驱动器，其特征在于，上述电流设定部，将与上述基准电流对应的基准电压输出到上述恒流驱动器， 上述恒流驱动器，基于上述基准电压反复电压/电流变换和电流/电压变换，并生成上述输出电流。
8.根据权利要求7所述的LED驱动器，其特征在于，上述恒流驱动器，包括能修整的多个电阻，以便进行上述电压/电流变换和上述电流/ 电压变换。
9.根据权利要求8所述的LED驱动器，其特征在于， 上述多个电阻中成对的电阻被布局成锯齿状。
10.根据权利要求6所述的LED驱动器，其特征在于，上述电流设定部基于从外部输入的控制电压和在内部预先设定的恒定电压中任一较低一方的电压值设定上述基准电流。
全文摘要
本发明涉及的驱动装置构成为具有第一晶体管(B13)，其一个端子输入脉冲状电流，并且所述一个端子与控制端子连接；和第二晶体管(B14)，其一个端子至少连接一个负载，另一个端子与第一晶体管(B13)的另一个端子一起连接于基准电位，控制端子连接于第一晶体管(B13)的控制端子；在第一晶体管(B13)的控制端子和第一晶体管(B13)的另一个端子之间，连接电阻元件。
文档编号H05B37/02GK102306482SQ20111022556
公开日2012年1月4日 申请日期2008年8月8日 优先权日2007年8月10日
发明者川田真司, 梶原洋一 申请人:罗姆股份有限公司