专利名称：配线电路基板及其制造方法
技术领域：
本发明涉及配线电路基板及其制造方法，详细来说，本发明涉及可以进行导通检查的配线电路基板及其制造方法。
背景技术：
带电路的悬挂基板等配线电路基板具有导体图案，导体图案在进行导通检查后与磁头及外部基板电连接。上述的带电路的悬挂基板包括金属支承基板、形成在该金属支承基板之上的基底绝缘层、形成在该基底绝缘层之上的导体图案、覆盖该导体图案的覆盖绝缘层。此外，导体 图案包括端子和与该端子相连接的配线。在上述的带电路的悬挂基板中，首先，在端子上连接用于进行导通检查的检查用探针，之后，在端子上电连接磁头、外部基板的连接端子。具体来说，提出有形成为飞线的技木，S卩，使端子以陷入到基底绝缘层的开ロ部内的方式用端子填充该基底绝缘层的开ロ部，使填充于开ロ部的端子的背面自支承基板暴露出，并且使端子的表面自覆盖绝缘层暴露出(例如，參照日本特开2005-337811号公报)。在日本特开2005-337811号公报中，使检查用探针与端子的背面相接触，对包含端子的导体图案实施导通检查，之后，使控制电路基板的连接端子与端子的表面相接触，从而谋求上述端子间的电连接。此外，在日本特开2005-337811号公报中，有时也会使检查用探针和控制电路基板的配置上下倒置，从而谋求检查用探针和控制电路基板与端子的电连接。然而，当欲使控制电路基板的连接端子从上侧与日本特开2005-337811号公报的带电路的悬挂基板的端子的表面相接触时，由于端子陷入到基底绝缘层的开ロ部内，因此，控制电路基板的连接端子难以与端子的表面相接触，因此，有时不能够可靠地谋求控制电路基板的连接端子与带电路的悬挂基板的端子的电连接。于是，存在导体图案与控制电路基板的连接可靠性下降的不良情況。此外，在使检查用探针和控制电路基板的配置上下倒置的情况下，当欲使检查用探针从上侧与端子的表面相接触时，由于端子陷入到基底绝缘层的开ロ部内，因此，检查用探针难以与端子的表面相接触，因此，有时不能够可靠地谋求检查用探针与带电路的悬挂基板的端子的电连接。于是，存在不能够利用检查用探针可靠地实施导通检查的不良情況。
发明内容
本发明的目的在于，提供能够可靠地实施导通检查且连接可靠性优良的配线电路基板及其制造方法。本发明的配线电路基板的特征在于，其包括绝缘层，其形成有贯穿厚度方向的绝缘开ロ部；导体图案，其包括形成在上述绝缘层之上的配线及与上述配线相连接的端子，上述端子包括填充部，其填充到上述绝缘层的上述绝缘开ロ部内；第I突出部，其以与上述填充部相连续且从上述填充部向厚度方向ー侧突出的方式形成；第2突出部，其以与上述填充部相连续且从上述填充部向厚度方向另ー侧突出的方式形成。此外，在本发明的配线电路基板中，优选上述第I突出部与上述配线相连续。此外，本发明的配线电路基板的制造方法的特征在于，其包括形成绝缘层的エ序，该绝缘层形成有贯穿厚度方向的绝缘开ロ部；形成导体图案的エ序，该导体图案包括形成在上述绝缘层之上的配线及与上述配线相连接的端子，在形成上述导体图案的エ序中，以如下方式形成上述导体图案，即，上述端子包括填充部，其填充到上述绝缘层的上述绝缘开ロ部内；第I突出部，其以与上述填充部相连续且从上述填充部向厚度方向ー侧突出的方式形成；第2突出部，其以与上述填充部相连续且从上述填充部向厚度方向另ー侧突出的方式形成。在利用本发明的配线电路基板的制造方法获得的本发明的配线电路基板中，端子包括填充部、第I突出部和第2突出部，因此，若检查仪器的探针靠近第I突出部及第2突 出部的任ー侧，则能够使探针与ー侧的突出部可靠地接触，并且能够使连接端子与另ー侧的突出部可靠地接触。因此，能够可靠地谋求端子与探针的电连接以及端子与外部基板的连接端子的电连接这两者。其结果，能够可靠地实施导体图案的导通检查并且提高导体图案的连接可靠性。
图I表示作为本发明的配线电路基板的ー实施方式的带电路的悬挂基板的俯视图。图2表不图I所不的带电路的悬挂基板的后端部的放大俯视图。图3表不图I所不的带电路的悬挂基板的后端部的放大仰视图。图4是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的A-A剖视图。图5是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的B-B剖视图。图6是用于说明制造图I所示的带电路的悬挂基板的方法的エ序图，其中，(a)表不准备金属支承基板的エ序，(b)表示形成基底绝缘层的エ序，(C)表示在金属支承基板上形成支承开ロ部的エ序，(d)表示形成导体图案的エ序，(e)表示形成覆盖绝缘层的エ序，(f)表示层叠镀层的エ序。图7是用于说明形成图6的(d)的导体图案的エ序的エ序图，其中，(a)表示形成基础膜的エ序，(b)表示形成抗镀层的エ序，(c)表示通过镀法形成导体图案的エ序，(d)表示除去抗镀层及层叠有该抗镀层的基础膜的エ序。图8是图I所示的带电路的悬挂基板的后端部的剖视图，其为图2的A-A剖视图，其中，(a)表示将探针与第I突出部连接起来的エ序，(b)表示将外部基板的连接端子与第2突出部连接起来的エ序。图9是图I所示的带电路的悬挂基板的后端部的剖视图，其为图2的B-B剖视图，(a)表示将探针与第I突出部连接起来的エ序，(b)表示将外部基板的连接端子与第2突出部连接起来的エ序。图10是用于说明制造比较例I的带电路的悬挂基板的方法的エ序图，其中，(a)表不准备金属支承基板的エ序， (b)表示形成基底绝缘层的エ序，(C)表示形成导体图案的エ序，(d)表示在金属支承基板上形成支承开ロ部的エ序，(e)表示形成覆盖绝缘层的エ序，(f)表示层叠镀层的エ序。
具体实施例方式图I表示作为本发明的配线电路基板的ー实施方式的带电路的悬挂基板的俯视图，图2表示图I所示的带电路的悬挂基板的后端部的放大俯视图，图3表示图I所示的带电路的悬挂基板的后端部的放大仰视图，图4是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的A-A剖视图，图5是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的B-B剖视图，图6表示用于说明制造图I所示的带电路的悬挂基板的方法的エ序图，图7表示用于说明形成图6的(d)的导体图案的エ序的エ序图。此外，在图I及图2中，为了明确表示导体图案4的相对配置，省略覆盖绝缘层5。此外，在图I中，为了明确表示导体图案4的相对配置，省略基底绝缘层3。此外，在图2及图3中，为了明确表示外部侧端子7的相对配置，省略镀层22。在图I中，在该带电路的悬挂基板I上安装有用于安装磁头的滑橇9(假想线)和外部基板25 (參照图4及图5的假想线)，并将该带电路的悬挂基板I装设在硬盘驱动器上。带电路的悬挂基板I形成为在长度方向上延伸的平帯状，其包括金属支承基板2和被该金属支承基板2支承的导体图案4。金属支承基板2形成为与带电路的悬挂基板I的俯视形状相对应的形状。在金属支承基板2的前端部(长度方向一端部)上，以贯穿厚度方向的方式形成狭缝21。狭缝21在前后方向上彼此隔着间隔配置。在金属支承基板2的后端部(长度方向另一端部)上，以贯穿厚度方向的方式形成支承开ロ部12。支承开ロ部12形成为在宽度方向(与前后方向正交的方向)上较长的俯视大致矩形状。导体图案4 一体地包括形成在金属支承基板2的前端部上的磁头侧端子6、作为形成在金属支承基板2的后端部上的端子的外部侧端子7以及用于将磁头侧端子6与外部侧端子7电连接起来的配线8。磁头侧端子6以在前后方向上被狭缝21夹持的方式配置。
外部侧端子7以在向厚度方向投影时被金属支承基板2的支承开ロ部12环绕的方式配置。然后，如图4及图5所示，该带电路的悬挂基板I包括金属支承基板2、作为形成在金属支承基板2之上的绝缘层的基底绝缘层3、形成在基底绝缘层3之上的导体图案4、以覆盖导体图案4的方式形成在基底绝缘层3之上的覆盖绝缘层5。作为形成金属支承基板2的金属材料，例如举出不锈钢、42合金、铝、铜-铍、磷青铜等。优选举出不锈钢。金属支承基板2的厚度例如为10 μ m 50 μ m,优选为12 μ m 30 μ m。基底绝缘层3在金属支承基板2的上表面上形成为与导体图案4相对应的图案。此外，在基底绝缘层3上，在其后端部处与外部侧端子7相对应地形成有贯穿厚度方向的作 为绝缘开ロ部的基底开ロ部11。作为形成基底绝缘层3的绝缘材料，例如，举出聚酰亚胺树脂、聚酰胺酰亚胺(PAI)树脂、丙烯酸(类)树脂、聚醚腈树脂、聚醚砜树脂(PES)树脂、聚对苯ニ甲酸こニ醇酷(PET)树脂、聚萘ニ甲酸こニ醇酯(PEN)树脂、聚氯こ烯树脂等合成树脂等。优选举出聚酰亚胺树脂。基底绝缘层3的厚度例如为I μ m 35 μ m,优选为3 μ m 33 μ m。导体图案4形成为包括上述的磁头侧端子6 (參照图I)、外部侧端子7和配线8的配线电路图案。如图I所示，磁头侧端子6在基底绝缘层3 (參照图2及图5)之上在宽度方向上隔着间隔排列配置有多个，各磁头侧端子6形成为在前后方向上较长的俯视大致矩形状。如图2所示，外部侧端子7在基底绝缘层3 (參照图4及图5)之上在宽度方向上隔着间隔排列配置有多个，各外部侧端子7形成为在前后方向上较长的俯视大致矩形状。如图I所示，配线8以将磁头侧端子6的后端部及外部侧端子7的前端部连接起来的方式形成在基底绝缘层3 (參照图2及图5)之上。作为形成导体图案4的导体材料，例如举出铜、镍、铬、金、焊锡或者上述金属的合金等。优选举出铜。各磁头侧端子6的宽度(宽度方向长度)例如为10 μ m 250 μ m,优选为20 μ m 100 μ m,各磁头侧端子6的长度(前后方向长度)例如为10 μ m 2060 μ m,优选为20 μ m 560 μ m。各磁头侧端子6间的间隔例如为20 μ m 1000 μ m,优选为30 μ m 800 μ m。此外,各配线8的宽度例如为5 μ m 200 μ m,优选为8 μ m 100 μ m。此外,各配线8间的间隔例如为5 μ m 200 μ m，优选为8 μ m 100 μ m。此外，外部侧端子7的尺寸详见后述。配线8及磁头侧端子6的厚度例如为3 μ m 50 μ m,优选为5 μ m 20 μ m。如图4及图5所示，覆盖绝缘层5形成在从导体图案4暴露出的基底绝缘层3的上表面和配线8的上表面及侧表面(在图5中未图示)上。此外，以暴露出磁头侧端子6及外部侧端子7的方式形成覆盖绝缘层5。作为形成覆盖绝缘层5的绝缘材料，可以举出与形成基底绝缘层的绝缘材料相同的绝缘材料。此外，覆盖绝缘层5的厚度例如为2 μ m 20 μ m，优选为4 μ m 15 μ m。接下来，參照图2 图5，对带电路的悬挂基板I的后端部进行详细描述。
如图3所示，在带电路的悬挂基板I的后端部处，在金属支承基板2上形成支承开ロ部12，支承开ロ部12以向厚度方向投影时包含基底开ロ部11的方式形成。基底开ロ部11在向厚度方向投影时被支承开ロ部12环绕，该基底开ロ部11形成为在前后方向上较长的俯视大致矩形状，并且该基底开ロ部11与磁头侧端子6相对应地形成有多个。各基底开ロ部11在宽度方向上隔着间隔排列配置。基底开ロ部11的宽度例如为10 μ m 1000 μ m,优选为30 μ m 600 μ m,其长度例如为40μπι 2000μπι，优选为60μπι ΙΟΟΟμ 。此外，各基底开ロ部11间的间隔例如为 20 μ m 1000 μ m,优选为 30 μ m 800 μ m。外部侧端子7以向厚度方向投影时被支承开ロ部12包含的方式形成。如图4及图5所示，外部侧端子7包括填充部14，其填充到基底绝缘层3的各基底开ロ部11内；第I突出部16，其以与填充部14相连续且从填充部14向上侧(厚度方向ー侧)突出的方式 形成；第2突出部17，其以与填充部14相连续且从填充部14向下侧(厚度方向另ー侧)突出的方式形成。填充部14形成为与基底开ロ部11相对应的形状。填充部14的厚度与基底绝缘层3的厚度相同。第I突出部16以从填充部14的上部向上侧、宽度方向两外侧和前后方向两外侧鼓出的方式形成，具体来说，该第I突出部16形成为与外部侧端子7的俯视形状相同的形状，详细来说，如图2所示，该第I突出部16形成为在前后方向上较长的俯视大致矩形状。此外，如图4及图5所示，第I突出部16的鼓出部的周端部(前后方向两端部及宽度方向两端部)的下表面与基底开ロ部11的周围的基底绝缘层3的上表面相接触。此外，第I突出部16的下部的中央部与填充部14的上部相连续。由此，分别将各第I突出部16与各填充部14电连接起来。此外，第I突出部16的后侧面、宽度方向两侧面和上表面的周端部被覆盖绝缘层
5覆盖。另ー方面，配线8的后端部与第I突出部16的前端部相连续，由此，将第I突出部16与配线8电连接起来。此外，如图5所示，第I突出部16的上表面与配线8的上表面在前后方向上共面。此外，在外部侧端子7中，将与配线8的厚度相当的部分作为第I突出部16。此外，第I突出部16的上表面的中央部从覆盖绝缘层5暴露出。各第I突出部16的宽度例如为10 μ m 250 μ m,优选为20 μ m 100 μ m,各第I突出部16的长度例如为10 μ m 2060 μ m,优选为20 μ m 560 μ m。各第I突出部16间的间隔例如为20μπι ΙΟΟΟμ ，优选为30μπι 800μπι。此外，第I突出部16的厚度与配线8及磁头侧端子6的厚度相同。第2突出部17以从填充部14的下部向下侧、宽度方向两外侧和前后方向两外侧鼓出的方式形成，具体来说，以向厚度方向投影时与第I突出部16具有相同形状的方式形成该第2突出部17。S卩，第2突出部17形成为与磁头侧端子6的仰视形状相同的形状，详细来说，如图3所示，该第2突出部17形成为在前后方向上较长的仰视大致矩形状。此外，如图4及图5所示，第2突出部17的鼓出部的周端部(前后方向两端部及宽度方向两端部)的上表面与基底绝缘层3的下表面相接触。
此外，第2突出部17的上部的中央部与填充部14的下表面相连续。由此，分别将各第2突出部17与各填充部14电连接起来。从而，各第2突出部17与各第I突出部16分别通过填充部14电连接。此外，第2突出部17在金属支承基板2的支承开ロ部12的内侧隔着间隔配置。由此，使第2突出部17与支承开ロ部12的周围(外侧)的金属支承基板2电绝缘。各第2突出部17的宽度、长度及厚度与各第I突出部16的宽度、长度及厚度相同，此外，各第2突出部17间的间隔与各第I突出部16间的间隔相同。此外，在该带电路的悬挂基板I中，在外部侧端子7的表面上层叠有镀层22。镀层22包括形成在外部侧端子7的上表面上的第I镀层15和形成在外部侧端子7的下表面上的第2镀层20。 第I镀层15层叠在从覆盖绝缘层5暴露出的第I突出部16的上表面(表面)的中央部上。作为形成第I镀层15的金属，例如举出金、镍、铬及上述金属的合金等导电材料。优选举出金。上述金属能够单独使用或者共同使用两种以上。第I镀层15的厚度例如为O. 01 μ m 10 μ m,优选为O. I μ m I μ m。此外，虽然在图4及图5中未图示，但是第I镀层15也层叠在磁头侧端子6 (參照图I)的表面(上表面)上。第2镀层20层叠在第2突出部17的下表面(表面)上。形成第2镀层20的金属与形成第I镀层15的金属相同。第2镀层20的厚度与第I镀层15的厚度相同。接下来，參照图6及图7，对带电路的悬挂基板I的制造方法进行说明。首先，在该方法中，如图6的(a)所示，准备板状的金属支承基板2。接下来，在该方法中，如图6的(b)所示，以在基底绝缘层3上形成有基底开ロ部11的方式在金属支承基板2之上形成基底绝缘层3。为了以上述的图案形成基底绝缘层3，例如在金属支承基板2之上涂布感光性的合成树脂的溶液(清漆)，在形成感光性的基底保护膜后，使其曝光及显影而形成上述的图案，接着，根据需要使其加热固化。接下来，在该方法中，如图6的(C)所示，在金属支承基板2上形成支承开ロ部12。以在仰视下包含基底绝缘层3的基底开ロ部11的方式形成支承开ロ部12。具体来说，为了形成支承开ロ部12，例如使用湿蚀刻(例如，化学蚀刻等)、干蚀刻(例如，激光加工等)等蚀刻、例如钻孔机(drill)钻孔等机械加工等。优选使用蚀刻。接下来，在该方法中，如图6的(d)所示，以与上述的磁头侧端子6 (參照图I)、夕卜部侧端子7及配线8相对应的图案形成导体图案4。为了形成导体图案4,例如,使用添加法、削减法等公知的图案形成(patterning)法。优选使用添加法。如图7的(a)所示，在添加法中，首先，在基底绝缘层3的表面整面上形成基础膜24。详细来说，在基底绝缘层3的上表面整面、基底绝缘层3的基底开ロ部11的内侧面和从金属支承基板2的支承开ロ部12暴露出的基底绝缘层3的下表面上形成基础膜24。
为了在基底绝缘层3的整个表面上形成基础膜24，例如，使用溅射等物理蒸镀法等薄膜形成法。具体来说，利用铬溅射及铜溅射，在基底绝缘层3及金属支承基板2的整个表面上依次层叠铬薄膜和铜薄膜。此外，在利用上述的薄膜形成法形成基础膜24的情况下，在金属支承基板2的整个表面(具体来说，金属支承基板2的下表面、金属支承基板2的支承开ロ部12的内侧面和从基底绝缘层3暴露出的金属支承基板2的上表面)上也形成基础膜24。基础膜24的厚度例如为IOnm 200nm,优选为20nm lOOnm。接下来，利用添加法，如图7的(b)所示，在基础膜24的表面上以与导体图案4相反的图案形成抗镀层13。 S卩，在形成在基底绝缘层3之上的基础膜24的上表面和形成在金属支承基板2及基底绝缘层3之下的基础膜24的下表面上，由干膜阻镀剂以上述的图案形成抗镀层13。接下来，如图7的(C)所示，利用添加法，在从抗镀层13暴露出的基础膜24的表面上，例如利用电解镀、无电解镀等的镀法，形成导体图案4。在该镀法中，从形成在基底开ロ部11的内侧面上的基础膜24的表面(内侧面)，朝向内侧析出导体材料，该析出部分填充到基底开ロ部11内，由此，形成填充部14。与此同时，从形成在基底绝缘层3的上表面上的基础膜24的上表面(表面)，朝向上侧析出导体材料，该析出部分形成磁头侧端子6 (參照图I)、配线8及第I突出部16。并且，在金属支承基板2的支承开ロ部12内，从形成在基底绝缘层3的下表面上的基础膜24的下表面(表面)，朝向下侧析出导体材料，该析出部分形成第2突出部17。由此，形成导体图案4。之后，在添加法中，如图7的(d)所示，例如通过蚀刻、剥离等依次除去抗镀层13及层叠有该抗镀层13的部分的基础膜24。此外，在图6的(d)中，省略在利用添加法形成导体图案4的情况下形成的基础膜24。接下来，在该方法中，如图6的(e)所示，在基底绝缘层3之上以覆盖配线8且暴露出磁头侧端子6及外部侧端子7的图案形成覆盖绝缘层5。此外，以覆盖外部侧端子7的第I突出部16的上表面的周端部且暴露出第I突出部16的上表面的中央部的图案形成覆盖绝缘层5。为了形成覆盖绝缘层5，例如，在金属支承基板2、基底绝缘层3及导体图案4之上涂布感光性的合成树脂的溶液(清漆)，在形成感光性的覆盖保护膜后，使其曝光及显影而形成上述的图案，接着，根据需要使其加热固化。接下来，在该方法中，如图6的(f)所示，在磁头侧端子6(參照图I)及外部侧端子7的表面上层叠镀层22。具体来说，在磁头侧端子6 (參照图I)及外部侧端子7的上表面上层叠第I镀层15，并且在外部侧端子7的下表面上层叠第2镀层20。详细来说，在外部侧端子7处，在从覆盖绝缘层5暴露出第I突出部16的上表面的中央部上层叠第I镀层15，并且在第2突出部17的下表面上层叠第2镀层20。例如利用无电解镀、电解镀等镀法，同时形成第I镀层15及第2镀层20。
之后，如图I所示，在金属支承基板2上形成狭缝21，并且对金属支承基板2进行外形加工。在狭缝21的形成及金属支承基板2的外形加工中，例如使用蚀刻等方法。由此，犾得带电路的悬挂基板I。之后，如图I的假想线所示，在获得的带电路的悬挂基板I上装设安装有磁头的滑橇9。此外,将磁头与磁头侧端子6电连接起来。之后，如图I的假想线所示，利用检查仪器10，实施导体图案4的导通检查及磁头的动作检查。具体来说，如图4及图5的假想线所示，首先，以使探针18的前端朝向上侧的方式将检查仪器10配置在带电路的悬挂基板I之下。接下来，使检查仪器10的探针18从下侧靠近第2突出部17，与第2镀层20的下 表面相接触。此外，探针18的前端面(上表面)小于第2突出部17的下表面。检查仪器10的探针18通过第2镀层20与第2突出部17电连接。S卩，探针18与导体图案4电连接。然后，从探针18发出的检查信号(检查电流)经由第2镀层20及外部侧端子7，传导至配线8及磁头侧端子6，进ー步传导至磁头。由此，检查导体图案4是否导通及磁头的动作的正常/异常。之后，在使检查仪器10的探针18从第2镀层20离开后，如图4及图5的假想线所示，例如，使挠性配线电路基板等外部基板25的连接端子19与外部侧端子7电连接。具体来说，首先，以使外部基板25的连接端子19朝向下侧的方式使外部基板25与外部侧端子7的上侧相对配置，接下来，使连接端子19从上侧靠近第I突出部16，使连接端子19与外部侧端子7的上表面相接触。由此，连接端子19通过第I镀层15与第I突出部16电连接。即，连接端子19与导体图案4电连接。于是，由于在上述带电路的悬挂基板I中，外部侧端子7包括填充部14、第I突出部16和第2突出部17，因此，若检查仪器10的探针18靠近第2突出部17，则能够使探针18与第2突出部17可靠地接触，并且能够使外部基板25的连接端子19与第I突出部16可靠地接触。因此，能够可靠地谋求外部侧端子7与探针18的电连接以及外部侧端子7与外部基板25的连接端子19的电连接这两者。其结果，能够可靠地实施导体图案4的导通检查及磁头的动作的检查，并且提高导体图案4的连接可靠性。图8是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的A-A剖视图，图9是图I所示的带电路的悬挂基板的后端部的剖视图，其表示图2的B-B剖视图。此外，对于与上述的各部分相对应构件，在以下的各附图中标注相同的附图标记，省略其详细说明。虽然在图4及图5的假想线的实施方式中，将检查仪器10配置在外部侧端子7的下侧而使探针18与第2突出部17相连接，之后将外部基板25配置在外部侧端子7的上侧而使连接端子19与第I突出部17相连接，但是，例如如图8及图9所示，也能够使探针18及外部基板25的配置上下倒置。
S卩，如图8的(a)及图9的(a)所示，通过将检查仪器10配置在外部侧端子7的上侧，接下来，使探针18从上侧靠近第I突出部16而使探针18与第I镀层15相接触，从而使探针18通过第I镀层15与第I突出部16电接触。之后，如图8的(b)及图9的(b)所示，通过将外部基板25配置在外部侧端子7的下侧，接下来，使连接端子19从下侧靠近第2突出部17而与第2镀层20相接触，从而使连接端子19通过第2镀层20与第2突出部17电接触。若采用图8及图9所示的带电路的悬挂基板1，如图8的(a)及图9的(a)所示，若使检查仪器10的探针18靠近第I突出部16，则能够使探针18与第I突出部16可靠地接触，并且能够如图8的(b)及图9的(b)所示，使外部基板25的连接端子19与第2突出部17可靠地接触。此外，虽然在上述的实施方式中，作为本发明的配线电路基板，举例说明了基底绝缘层3被金属支承基板2支承的带电路的悬挂基板1，但是本发明也能够广泛地应用于例如 未图示的设有作为加强层的金属支承基板2的挠性配线电路基板或者不设有金属支承基板2的挠性配线电路基板、CO F基板(包含TAB载带等)等各种配线电路基板。实施例以下表示实施例及比较例，进ー步具体说明本发明，但是本发明并不限定于该实施例及比较例。实施例I准备由不锈钢(SUS304)构成的厚度25 μ m的金属支承基板(參照图6的(a))。接下来，在金属支承基板之上以形成有俯视矩形状的基底开ロ部的图案形成基底绝缘层(參照图6的(b))。具体来说，在金属支承基板之上涂布感光性的聚酰胺酸树脂的清漆，在形成感光性的基底保护膜后，使其曝光及显影而形成上述的图案，使其加热固化。各基底开ロ部的长度为150μπι，宽度为30μπι，各基底开ロ部间的间隔为30 μ m。此外，基底绝缘层的厚度为20 μ m。接下来，在金属支承基板上以包含基底绝缘层的基底开ロ部的方式，利用湿蚀刻以仰视矩形状形成支承开ロ部(參照图6的(C))。接下来，利用添加法形成导体图案，该导体图案由铜构成且包括磁头侧端子(參照图I)、外部侧端子及配线(參照图6的(d))。具体来说，首先，利用铬溅射及铜溅射，在基底绝缘层及金属支承基板的整个表面上依次层叠由厚度30nm的铬薄膜及厚度70nm的铜薄膜构成的基础膜(參照图7的(a))。接下来，在基础膜的表面上，由干膜阻镀剂以与上述的导体图案相反的图案形成抗镀层(參照图7的(b))。接下来，在从抗镀层暴露出的基础膜的表面上利用电解镀铜形成导体图案(參照图7的(C))。详细来说，在电解镀铜的过程中，从形成在基底开ロ部的内侧面上的基础膜的内侧面，朝向内侧析出铜，析出的铜填充到基底开ロ部内，由此，形成填充部。与此同时，从形成在基底绝缘层的上表面上的基础膜的上表面，朝向上侧析出铜，析出的铜形成磁头侧端子(參照图I)、配线及第I突出部。
并且，从形成在基底绝缘层的下表面上的基础膜的下表面，朝向下侧析出铜，析出的铜形成第2突出部。由此，形成一体地包括配线、磁头侧端子及外部侧端子(填充部、第I突出部及第2突出部)的导体图案。此外，第I突出部及第2突出部在向厚度方向投影时具有相同形状，也就是说，第I突出部及第2突出部分别形成为在前后方向上较长的矩形状。第I突出部及第2突出部的长度为200 μ m,宽度为40 μ m，各第I突出部间的间隔为40 μ m，各第2突出部间的间隔为40 μ m。之后，利用蚀刻除去抗镀层，接下来，通过剥离除去层叠有抗镀层的部分的基础膜(參照图7的(d))。 之后，在基底绝缘层之上以覆盖配线且暴露出磁头侧端子及外部侧端子的图案形成覆盖绝缘层(參照图6的(e))。具体来说，在金属支承基板、基底绝缘层及导体图案之上涂布感光性的聚酰胺酸树脂的清漆，在形成感光性的覆盖保护膜后，使其曝光及显影而形成上述的图案，接下来，使其加热固化。覆盖绝缘层的厚度为5μπι。接下来，通过无电解镀金，在外部侧端子的表面上层叠镀层(參照图6的(f))。详细来说，在磁头侧端子及外部侧端子的上表面上层叠由金构成的第I镀层，并且在外部侧端子的下表面上层叠由金构成的第2镀层。第I镀层及第2镀层的厚度为0.5 μ m。之后，通过利用蚀刻在金属支承基板上形成狭缝(參照图I)，并且对金属支承基板进行外形加工，从而获得带电路的悬挂基板(參照图I)。比较例I基于日本特开2005-337811号公报的记载内容，在使外部侧端子以陷入到基底绝缘层的开ロ部内的方式填充该开ロ部以外，与实施例I相同地获得带电路的悬挂基板(參照图10的⑴)。S卩，在形成导体图案的エ序之后实施形成支承开ロ部的エ序。金属支承基板、基底绝缘层、导体图案(除去外部侧端子)及覆盖绝缘层的各层的材料、厚度及形成方法等与上述的实施例I的各エ序实质相同。具体来说，首先，如图10的(a)所示，准备金属支承基板(2)，接下来，如图10的(b)所示，在金属支承基板(2)之上以形成有基底开ロ部(11)的图案形成基底绝缘层(3)。接下来，如图10的(C)所示，以使外部侧端子(7)陷入到基底开ロ部(11)内地填充该基底开ロ部(11)的方式形成导体图案(4)，接下来，如图10的(d)所示，在金属支承基板(2)上以使填充于基底开ロ部(11)内的外部侧端子(7)的下表面暴露出的方式形成支承开ロ部(12)。接下来，如图10的(e)所示，在基底绝缘层(3)之上以暴露出磁头侧端子(6)(參照图I)及外部侧端子(7)的上表面的方式形成覆盖绝缘层(5)。之后，如图10的(f)所示，镀层(20)层叠在磁头侧端子(6)及外部侧端子(7)的表面上。详细来说，第I镀层(15)层叠在磁头侧端子(6)及外部侧端子(7)的上表面上，第2镀层(20)层叠在外部侧端子7的下表面上。之后，通过在金属支承基板(2)上形成狭缝(21)(參照图I)，并且对金属支承基板
(2)进行外形加工，从而获得带电路的悬挂基板(I)(參照图I)。评价‘导通试齡对带电路的悬挂基板的导体图案实施导通检查。S卩，通过连接检查仪器的探针与外部侧端子，从而实施导体图案的导通检查。导通 检查的详细内容如下所述。实施例I的评价A.与第2突出部的连接在实施例I的带电路的悬挂基板中，检查仪器的探针与层叠在外部侧端子的第2突出部的表面上的第2镀层相接触(參照图4及图5)。由此，将外部侧端子(第2突出部)与探针电连接起来，之后，能够实施导体图案的导通检查。B.与第I突出部的连接另外，使检查仪器的探针与层叠在外部侧端子的第I突出部上的第I镀层相接触(參照图8的(a)及图9的(a))。由此，将外部侧端子(第I突出部)与探针电连接起来，之后，能够实施导体图案的导通检查。比较例I的评价A.与外部侧端子的下表面相连接使检查仪器的探针与层叠在外部侧端子的下表面上的第2镀层相接触，由此，将探针与外部侧端子电连接起来，之后，能够实施导体图案的导通检查。B.与外部侧端子的上表面相连接另ー方面，尝试使检查仪器的探针与层叠在外部侧端子的上表面上的第I镀层相接触。然而，上述的接触不充分，因此不能够将探针与外部侧端子电连接起来。其结果，不能实施导体图案的导通检查。此外，虽然上述说明提供了作为本发明的示例的实施方式，但是该实施方式只是示例，不能进行限定性解释。对于本领域技术人员来说能想到的本发明的变形例，也包含在权利要求书中。
权利要求
1.ー种配线电路基板，其特征在干， 其包括 绝缘层，其形成有贯穿厚度方向的绝缘开ロ部； 导体图案，其包括形成在上述绝缘层之上的配线及与上述配线相连接的端子， 上述端子包括 填充部，其填充到上述绝缘层的上述绝缘开ロ部内； 第I突出部，其以与上述填充部相连续且从上述填充部向厚度方向ー侧突出的方式形成； 第2突出部，其以与上述填充部相连续且从上述填充部向厚度方向另ー侧突出的方式形成。
2.根据权利要求I所述的配线电路基板，其特征在干， 上述第I突出部与上述配线相连续。
3.—种配线电路基板的制造方法，其特征在干， 该配线电路基板的制造方法包括 形成绝缘层的エ序，该绝缘层形成有贯穿厚度方向的绝缘开ロ部； 形成导体图案的エ序，该导体图案包括形成在上述绝缘层之上的配线及与上述配线相连接的端子， 在形成上述导体图案的エ序中，以如下方式形成上述导体图案， 上述端子包括 填充部，其填充到上述绝缘层的上述绝缘开ロ部内； 第I突出部，其以与上述填充部相连续且从上述填充部向厚度方向ー侧突出的方式形成； 第2突出部，其以与上述填充部相连续且从上述填充部向厚度方向另ー侧突出的方式形成。
全文摘要
本发明提供配线电路基板及其制造方法。配线电路基板包括绝缘层，其形成有贯穿厚度方向的绝缘开口部；导体图案，其包括形成在绝缘层之上的配线及与配线相连接的端子。端子包括填充部，其填充到绝缘层的绝缘开口部内；第1突出部，其以与填充部相连续且从填充部向厚度方向一侧突出的方式形成；第2突出部，其以与填充部相连续且从填充部向厚度方向另一侧突出的方式形成。
文档编号H05K1/11GK102686023SQ201210034738
公开日2012年9月19日 申请日期2012年2月15日 优先权日2011年2月21日
发明者水谷昌纪 申请人:日东电工株式会社