电子部件内置电路板及其制造方法

专利名称：电子部件内置电路板及其制造方法
技术领域：
本发明涉及ー种电子部件内置电路板及其制造方法。
背景技术：
在专利文件I和专利文件2中分别公开了一种电子部件内置电路板，其具备电子部件，其具有电极；绝缘层，其形成在该电子部件上；通路导体，其是在形成于该绝缘层上的通路孔内形成导体而成的；以及导体层，其经由该通路导体与电子部件的电极电连接。专利文件I :国际公开第2008/155967号专利文件2 :日本专利申请公开2003-309373号公报

发明内容
发明要解决的问题近年来，提出了如下一种电子部件内置电路板的制造方法，使用至少在单面具有导体膜(例如铜箔)的支承构件，经由绝缘性的粘接层将电子部件(例如电容器)固定在该导体膜上，将该电子部件以保持固定在支承构件上的状态配置在芯基板的开ロ部内。认为这样的制造方法在提高通路导体等的位置精度上是有效的。但是，如果要通过该方法制造专利文件I或专利文件2所记载的电子部件内置电路板，则在其制造过程中，电子部件的电极有可能损伤，对于完成的电子部件内置电路板的电连接，难以得到高可靠性(将在后面详细说明)。本发明是鉴于这种情况而提出的，其目的在于提高电子部件内置电路板中的电连接的可靠性。用于解决问题的方案本发明的电子部件内置电路板具备基板，其具有容纳部；电子部件，其被上述容纳部所容纳，并具有电极；绝缘层，其形成在上述电子部件上；通路导体，其是通过在形成于上述绝缘层的通路孔内形成导体而成的；导体层，其经由上述通路导体与上述电极电连接，该电子部件内置电路板的特征在于，上述导体层在上述电极的至少ー个外侧边缘的正上方具有面状的导体图。本发明的电子部件内置电路板的制造方法包括以下步骤准备具有电极的电子部件；在上述电子部件上形成绝缘层；在上述绝缘层形成通路孔；在上述通路孔内形成通路导体；在上述电极的外侧边缘的正上方，形成至少一部分经由上述通路导体与上述电极电连接的面状的导体图案。 根据本发明，能够提高电子部件内置电路板中的电连接的可靠性。


图I是本发明的实施方式I所涉及的电子部件内置电路板的截面图。图2是本发明的实施方式I所涉及的内置于电子部件内置电路板中的电子部件(电容器)的截面图。图3是表示在本发明的实施方式I所涉及的电子部件内置电路板中被空腔容纳的电子部件(电容器)的俯视图。图4是表示在本发明的实施方式I所涉及的电子部件内置电路板中经由通路导体与电子部件(电容器)的电极电连接的导体图案的俯视图。图5是表示本发明的实施方式I所涉及的电子部件内置电路板的制造方法的流程图。图6A是用于说明在图5所示的制造方法中准备单面具有导体膜的支承构件的エ序的图。图6B是用于说明在图5所示的制造方法中在支承构件的导体膜上形成孔的エ序 的图。图6C是用于说明在图5所示的制造方法中在支承构件的导体膜上形成粘接层的エ序的图。图6D是用于说明在图5所示的制造方法中经由绝缘性的粘接层将电子部件固定在支承构件上的エ序的图。图7A是表示通过图6D的エ序而固定在支承构件上的电子部件的图。图7B是表示电子部件的电极表面中的容易与支承构件上的导体膜接触的区域的图。图8是用于说明在图5所示的制造方法中形成芯部的第一エ序的图。图9是用于说明在图5所示的制造方法中形成芯部的第二エ序的图。图10是用于说明在图5所示的制造方法中形成芯部的第三エ序的图。图IlA是用于说明在图5所示的制造方法中形成芯部的第四エ序的图。图IlB是用于说明在图5所示的制造方法中形成芯部的第五エ序的图。图12A是用于说明在图5所示的制造方法中形成芯部的第六エ序的图。图12B是用于说明在图5所示的制造方法中将芯部上的导体层图案化的エ序的图。图13是表示在比较例所涉及的电子部件内置电路板中经由通路导体与电子部件(电容器)的电极电连接的导体图案的俯视图。图14是用于说明在图5所示的制造方法中积层的第一エ序的图。图15是用于说明图14的エ序后的第二エ序的图。图16是用于说明图15的エ序后的第三エ序的图。图17是用于说明图16的エ序后的第四エ序的图。图18是本发明的实施方式2所涉及的电子部件内置电路板的截面图。图19A是用于说明本发明的实施方式2所涉及的第一导体层的形成方法的第一エ序的图。图19B是用于说明图19A的エ序后的第二エ序的图。图19C是用于说明图19B的エ序后的第三エ序的图。图20A是用于说明本发明的实施方式2所涉及的第二导体层的形成方法的第一エ序的图。
图20B说明图20A的エ序后的第二エ序的图。图21A是表示在本发明的实施方式中经由通路导体与电子部件的电极电连接的导体图案的第一其它例的图。图21B是表示在本发明的实施方式中经由通路导体与电子部件的电极电连接的导体图案的第二其它例的图。图22A是表示在本发明的实施方式中经由通路导体与电子部件的电极电连接的导体图案的第三其它例的图。图22B是表示在本发明的实施方式中经由通路导体与电子部件的电极电连接的导体图案的第四其它例的图。
图23A是表示在本发明的实施方式中作为电路板中的贯通孔导体、各通路导体或它们的连接盘的平面形状的其它例的正方形的图。图23B是表示在本发明的实施方式中作为电路板中的贯通孔导体、各通路导体或它们的连接盘的平面形状的其它例的十字形的图。图23C是表示在本发明的实施方式中作为电路板中的贯通孔导体、各通路导体或它们的连接盘的平面形状的其它例的正多角星形的图。图24是表示在本发明的实施方式中电子部件和空腔的形状的其它例的图。图25是表示在本发明的实施方式中对与电子部件(电容器)的电极电连接的通路导体的个数进行变更的其它例的图。图26是表示本发明的其它实施方式中的单面电路板的图。图27是表示本发明的实施方式中的电子部件的第一其它例的图。图28是表示本发明的实施方式中的电子部件的第二其它例的图。图29是表示本发明的实施方式中的电子部件的第三其它例的图。图30是表示在本发明的其它实施方式中与电子部件的电极电连接的通路导体是保形导体的电子部件内置电路板的图。附图标记说明10 电路板；11、12 :阻焊层；lla、12a :开ロ部；100 :基板;100a、IOOb :绝缘层；IOOc :绝缘体;101、102 :绝缘层;110、120 :导体层；200 :电子部件;200a、200b :电极；201 电容器主体；201a :基板；201b :电阻部;210、220 电极；210a、220a :上部;210b、220b :侧部；210c、220c :下部；211 214 :导体层；221 224 :导体层；231 239 :电介层；300a 贯通孔；300b :贯通孔导体；300c :绝缘体；300d :收缩部；301 :导体层；301a 301d :导体图案；302 :导体层;311a、312a、322a :孑し;311b、312b、322b :通路导体；400 :粘接层；401a、402a :孔;401b、402b :通路导体；1001 :载体;1002、1005 :金属箔；1003、1004 :孔；1006 膜;1007a、1007b :孔;1008、1009 :金属箔;1010、1011 :无电解镀膜;1012、1013 :电解镀膜；2001 2004 :抗镀层；2001a 2004a :开ロ部；C :芯部；S :填充堆叠部；B1 :第一积层部；B2 :第二积层部;E11、E21 :外侧端；E12、E22 :内侧端；E13、E23 :第一端;E14、E24 :第二端；Fl :第一面；F2 :第二面；F3 :第三面；F4 :第四面；F10 :壁面；P0 :接触位置；P1 :焊盘；P2 焊盘；R10 :空腔；R21 :正上方区域；R22 :正上方区域；R31 :区域；R32 :区域。
具体实施方式
以下，參照附图详细说明本发明的实施方式。另外，在图中，箭头Z1、Z2分别表示相当于电路板的主面(表面和背面)的法线方向的电路板的层叠方向(或电路板的厚度方向)。另ー方面，箭头XI、X2和Y1、Y2分别表示与层叠方向垂直的方向(或各层的侧方)。电路板的主面为X-Y平面。另外，电路板的侧面为X-Z平面或Y-Z平面。将朝向相反的法线方向的两个主面称为第一面或第三面(Zl侧的面)、第二面或第四面(Ζ2侧的面)。在层叠方向上，将接近芯的ー侧称为下层(或内层侧)，将远离芯的一侧称为上层(或外层侧)。另外，在X-Y平面中，将远离电子部件(更详细地说是其重心)的ー侧称为外侧，将接近电子部件的一侧称为内侧。正上方表不Z方向(Zl侧或Ζ2侧)。如果没有特别指定，则平面形状表示X-Y平面的形状。导体层是包括ー个至多个导体图案的层。导体层存在包含构成电路的导体图案例如布线(也包含接地)、焊盘或连接盘等的情況，也存在包含不构成电路的平面状的导体图案(以下称为满图案)等的情況。
开ロ部除了孔、槽以外，还包含切ロ、开缝等。孔不限于贯通孔，包含非贯通在内都称为孔。孔包含通路孔和贯通孔。以下，将形成在通路孔内(壁面或底面)的导体称为通路导体，将形成在贯通孔内(壁面)的导体称为贯通孔导体。镀处理除了电解镀等湿式镀以外,还包括PVD (Physical Vapor Deposition :物理气相沉积)、CVD (Chemical Vapor Deposition :化学气相沉积)等干式镀。“准备”除了购买材料、部件自己制造以外，还包括购买成品来使用的情况等。对于将电子部件配置在开ロ部内，除了电子部件整体完全被容纳在开ロ部内以外，还包括仅电子部件的一部分配置在开ロ部内的情况。以下，參照附图详细说明将本发明具体化后的实施方式。(实施方式I)本实施方式所涉及的电路板10如图I所示，具备芯部C、第一积层部BI、第二积层部B2、电子部件200、阻焊层11、12。电路板10是电子部件内置电路板，例如由矩形板状的刚性电路板构成。但是并不限于此，电路板10也可以是挠性电路板。以下，将芯部C的表面和背面(两个主面)的一个称为第一面F1，将另ー个称为第二面F2。另外，将电子部件200的表面和背面(两个主面)中的朝向与第一面Fl相同的方向的面称为第三面F3,将另ー个面称为第四面F4。芯部C由绝缘层100a、绝缘层IOOb以及贯通孔导体300b构成。在绝缘层IOOa形成有贯通孔，绝缘层IOOb封住该贯通孔的ー个开ロ。由此，在芯部C上，形成由贯通绝缘层IOOa的孔构成的空腔R 10。空腔R 10相当于容纳电子部件200的开ロ部。在芯部C的第一面Fl上形成导体层301和第一积层部BI,在芯部C的第二面F2上形成导体层302和第二积层部B2。第一积层部BI由绝缘层101 (层间绝缘层)、导体层110构成，第二积层部B2由绝缘层102(层间绝缘层)、导体层120构成。电子部件200被内置于电路板10中。在第一积层部BI、第二积层部B2上分別形成阻焊层11、12。在芯部C形成贯通孔300a，在贯通孔300a的壁面上形成导体(例如镀铜)，由此，形成贯通孔导体300b (保形导体)。另外，在贯通孔300a的贯通孔导体300b的内侧填充绝缘体300c。芯部C的第一面Fl上的导体层301与芯部C的第二面F2上的导体层302经由贯通孔导体300b相互电连接。在本实施方式中，贯通孔300a的形状大致是圆柱形。即，贯通孔300a具有大致固定的宽度。在本实施方式中，绝缘体300c由构成上层的绝缘层101 (详细地说是树脂绝缘层)的绝缘材料(详细地说是树脂)构成。但是并不限于此，绝缘体300c也可以由另外准备的任意的绝缘材料构成。电子部件200被配置在空腔RlO中，由此位于绝缘层IOOa的侧方(X方向或Y方向)。在本实施方式中，电子部件200的大致整体被完全容纳在空腔RlO中。但是，并不限于此，也可以仅电子部件200的一部分配置在空腔RlO中。在本实施方式中，电子部件200的第三面F 3被粘接层400覆盖。另外，向空腔RlO中的电子部件200与绝缘层IOOa的间隙Rl中填充粘接层400和绝缘体100c。在本实施方式中，电子部件200的表面通过粘接层400和绝缘体IOOc而被完全覆盖。由此，电子部件200被粘接层400和绝缘体IOOc保护，并且被固定在规定的位置。在本实施方式中，粘接层400例如由NCP (非导电性绝缘胶)等绝缘性粘接材料构成。即，在本实施方式中，在电子部件200上形成有由粘接材料构成的绝缘层(粘接层400)。 粘接层400例如用于在制造エ序中暂时将电子部件200固定在载体(支承构件)上(參照图6C和图6D)。在本实施方式中，绝缘体IOOc由构成芯部C的绝缘层IOOb (详细地说是树脂绝缘层)的绝缘材料(详细地说是树脂)构成(參照图9)。但是，并不限于此，绝缘体IOOc也可以由另外准备的任意的绝缘材料构成。绝缘层101被形成在芯部C的第一面Fl上，绝缘层102被形成在芯部C的第二面F2上。另外，空腔RlO(孔)的开口中的没有被绝缘层IOOb封住的一侧的开ロ被绝缘层101封住。在绝缘层101上形成导体层110，在绝缘层102上形成导体层120。在本实施方式中，导体层Iio和120为最外层。但是，并不限于此，也可以层叠更多的层间绝缘层和导体层。导体层110为第一面Fl侧的最外侧的导体层，导体层120为第二面F2侧的最外侧的导体层。在导体层110、120上分別形成阻焊层11、12。另外，在阻焊层11、12上分別形成有开ロ lla、12a。因此，导体层110的规定的部位(位于开ロ部Ila的部位)没有被阻焊层11覆盖而露出，成为焊盘P1。另外，导体层120的规定的部位(位于开ロ部12a的部位)成为焊盘P2。焊盘Pl例如是用干与其它电路板电连接的外部连接端子，焊盘P2例如是用于安装电子部件的外部连接端子。但是并不限于此，焊盘P1、P2的用途是任意的。在本实施方式中，焊盘Pl、P2的表面例如具有由Ni/Au膜构成的耐蚀层。耐蚀层能够通过派射等来形成。另外，可以通过进行OSP (Organic Solderability Preservative 有机可焊性保护层)处理，来形成由有机保护膜构成的耐蚀层。另外，耐蚀层并不是必须的结构，根据需要也可以省略。在覆盖电子部件200的第三面F 3的粘接层400 (空腔RlO中的粘接层400)上，形成孔401a和402a (分别是通路孔)。孔401a到达电子部件200的电极210，孔402a到达电子部件200的电极220。通过在孔401a、402a中分别填充导体(例如镀铜)，各孔内的导体分别成为通路导体401b、402b (分别为填充导体)。在空腔RlO中的粘接层400形成孔401a、402a(通路孔)，由此容易将电路板10 (电子部件内置电路板)形成得薄。电子部件200的电极210和导体层301经由通路导体401b相互电连接，另外，电子部件200的电极220和导体层301经由通路导体402b相互电连接。在本实施方式中，粘接层400上的导体层(与电极210、220电连接的导体层)与芯部C上的导体层位于相同的层(导体层301)。由此，容易将电路板10 (电子部件内置电路板)形成得薄。在绝缘层101形成孔31Ia和312a(分别是通路孔)，在绝缘层102形成孔322a(通路孔)。孔311a到达导体层301 (详细地说是与电极210、220电连接的导体图案)。孔312a到达导体层301，孔322a到达导体层302。在孔311a、312a、322a内分别填充导体(例如镀铜)，由此各孔内的导体分别成为通路导体311b、312b、322b (分别是填充导体)。通路导体311b、312b、322b的形状例如分别是朝向芯部C而宽度变窄的逐渐变细的圆柱(梯形圆锥)。
导体层301和导体层110经由通路导体311b、312b相互电连接，另外，导体层302和导体层120经由通路导体322b相互电连接。在本实施方式中，电子部件200和通路导体401b、402b、311b构成电源线，通路导体312b、322b和贯通孔导体300b构成信号线。另外，在本实施方式中，通路导体312b、322b都是填充导体，贯通孔导体300b是保形导体。电子部件200例如如图2所示，是贴片型的MLCC(层叠陶瓷电容器)，具有电容器主体201、面状的电极210和220。电极210和220排列在电子部件200的长度方向(X方向)上。电容器主体201是通过交替地层叠多个电介层231 239以及多个导体层211 214和221 224而构成的。电介层231 239例如分别由陶瓷构成，导体层211 214与电极210电连接，导体层221 224与电极220电连接。电极210和220分别被形成在电容器主体201的两端部。详细地说，在本实施方式中，电极210和220分别具有U字形的截面形状(X-Z平面)，被形成在电子部件200的侧面、上表面和下表面。电容器主体201从下表面(第四面F4侧的面)开始，侧面直到上表面(第三面F 3的面)被电极210和220覆盖。以下，在电极210中，将覆盖电容器主体201的上表面的部分称为上部210a，将覆盖电容器主体201的侧面的部分称为侧部210b，将覆盖电容器主体201的下表面的部分称为下部210c。另外，在电极220中，将覆盖电容器主体201的上表面的部分称为上部220a，将覆盖电容器主体201的侧面的部分称为侧部220b，将覆盖电容器主体201的下表面的部分称为下部220c。在本实施方式中，电极210的上部210a与通路导体401b电连接，电极220的上部220a与通路导体402b电连接。位于电极210和电极220之间的电容器主体201的中央部如图2所示那样，没有被电极210、220覆盖，而露出电介层231、239 (陶瓷)，因此强度相对变弱。但是，在将电子部件200安装(内置)在电路板10中的状态下，电容器主体201的中央部被粘接层400或绝缘体IOOc等覆盖(參照图I)，因此认为由这些绝缘材料(树脂等)保护电容器201。绝缘层IOOa和IOOb分别例如由使环氧树脂浸溃到玻璃纤维布(芯材)中所得的材料(以下称为玻璃环氧树脂)构成。芯材是热膨胀率比主材料(在本实施方式中是环氧树脂)小的材料。作为芯材，认为例如玻璃纤维(例如玻璃布或玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)或ニ氧化硅填料等无机材料是理想的。但是，绝缘层IOOa和IOOb的各自的材料基本上是任意的，也可以是不包含芯材的树脂。也可以例如代替环氧树脂而使用聚酯树脂、双马来酰亚胺-三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚树脂或烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由含有不同种类材料的多个层构成。在本实施方式中，绝缘层101、102例如分别由玻璃环氧树脂构成。但是，并不限于此，例如绝缘层101、102也可以由不包含芯材的树脂构成。另外，绝缘层101、102的材料基本上是任意的。例如，也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺-三嗪树脂(B T树脂)、酰亚胺树脂(聚酰亚胺)、酚树脂或烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由含有不同种 类材料的多个层构成。导体层301、302、110、120例如分别由铜箔和铜镀膜等构成(參照后述的图12A和图16)。各导体层例如具有构成电路(例如包含电子部件200的电路)的布线、连接盘以及用于提高电路板的強度的满图案等。对于电路板10的各导体层和各通路导体的材料，只要是导体，则是任意的，可以是金属，也可以是非金属的。各导体层和各通路导体也可以由含有不同种类材料的多个层构成。在图3中示出电子部件200被容纳在芯部C的空腔RlO中的状态。空腔RlO的开ロ形状例如是大致长方形。电子部件200的形状例如是矩形形状，电子部件200的主面的形状例如是大致长方形。即，电子部件200的外边缘由四边构成。在本实施方式中，电子部件200具有与空腔RlO对应的平面形状(例如大致相同大小的相似形状)。在此，示出图3中所示的各尺寸的优选值的ー个例子。通路孔RlO的长度方向的宽度Dl约是1080μπι，空腔RlO的宽度方向的宽度D2约是580 μ m。电子部件200的长度方向的宽度Dll约是1000 μ m，电子部件200的宽度方向的宽度D12约是500 μ m。电子部件200与空腔RlO的间隙的长度方向的宽度D3约是40 ym(间隙是两倍约为80 μ m)，电子部件200与空腔RlO的间隙的宽度方向的宽度D4约是40μπι(间隙是两倍约为80 μ m)。电极210的上部210a或下部210c的宽度，或者电极220的上部220a或下部220c的宽度D13约是250 μ m。通路导体401b和402b的宽度D14 (最大直径)分别约是60 μ m,通路导体401b与通路导体402b的间距D5约是800 μ m。芯部C的厚度约是200 μ m,电子部件200的厚度(也包含电极在内的厚度)处于约150μπι 330μπι的范围内。绝缘层101和102的厚度分别约是60 μ m，各导体层的厚度约是25 μ m,阻焊层11和12的厚度分别约是20 μ m。另外，电路板10整体的厚度约是460 μ m。另外，各导体层的L(线宽)/S (间距)约是60 μ m/60 μ m。在图4中示出导体层301中的与电子部件200电连接的导体图案301a 301d。如图4所示，导体图案301a和301b分别是面状的导体图案，导体图案301c和301d分别是线状的导体图案。在本实施方式中，通过减去法(subtractive process)形成导体层301(參照后述的图8 图12B)。导体图案301a 301d分别包含金属箔(例如铜箔)(參照后述的图12A)，通过蚀刻而图案化(參照后述的图12B)。但并不限于此，导体图案301a 301d的材质和制造方法是任意的。在本实施方式中，在绝缘层IOOa上例如形成导体图案301a和301b。导体图案301a和301b各自的形状和尺寸例如约是420 μ m(图4中的宽度D30) X约670 μ m(图4中的宽度D33)的矩形。在此，导体图案301a相当于通路导体401b的连接盘，导体图案301b相当于通路导体402b的连接盘。对于电极210，以从第一端E13到第二端E14的宽度(在本实施方式中，与图3所示的电子部件200的宽度D12相同)，从外侧端Ell形成到内侧端E12。另外，对于电极220，以从第一端E23到第二端E24的宽度(在本实施方式中，与图3所示的电子部件200的宽度D12相同)，从外侧端E21形成到内侧端E22。在本实施方式中，第一端E13和E23、第二端E14和E24以及外侧端Ell和E21分别与电子部件200的端面(侧面)即外缘一致。但是，它们的一致并不是必需的(參照后述的图21A和图21B)。在图4中，从电极210的外侧端Ell到导体图案301a的外侧端的尺寸D31例如约是50 μ m以上。另外，在图4中，从电极210的外侧端Ell到导体图案301a的内侧端的尺寸D32例如约是50μπι以上。即，在本实施方式中，导体层301在从电子部件200的一端(外侧端Ell)起至电子部件200的内侧和外侧分别至少50 μ m的区域中具有面状的导体图案301ao
另外，在此，只说到了导体图案301a，但对于导体图案301b也是ー样的。S卩，导体层301在从电子部件200的另一端(外侧端E21)起至电子部件200的内侧和外侧分别至少50 μ m的区域中具有面状的导体图案301b。在绝缘层IOOa上包含电极210的上部210a的正上方区域R21全部的区域中形成导体图案301a (通路导体401b的连接盘)，在绝缘层IOOa上包含电极220的上部220a的正上方区域R22全部的区域中形成导体图案301b (通路导体402b的连接盘)。更详细地说，导体图案301a在X方向(电子部件200的长度方向)的ー侧，形成到比电极210的内侧端E12更靠内侧(X2侧)的位置处，在X方向的另ー侧，形成到比空腔R 10的壁面FlO更靠外侧(XI侧)的位置处。另外，导通图案301a在Y方向(电子部件200的宽度方向)的两侧，分别形成到比空腔RlO的壁面FlO更靠外侧的位置处。并且，导体图案301b在X方向(电子部件200的长度方向)的ー侧，形成到比电极220的内侧端E22更靠内侧(XI侦D的位置处，在X方向的另ー侧，形成到比空腔RlO的壁面FlO更靠外侧(X2侧)的位置处。另外，导体图案301b在Y方向(电子部件200的宽度方向)的两侧，分别形成到比空腔RlO的壁面FlO更靠外侧的位置处。在本实施方式中，电子部件200在一端(外侧端Ell)附近具有电极210(第一电扱)，在另一端(外侧端E21)附近具有电极200 (第二电极)。这些电极210和220被排列在电子部件200的长度方向(X方向)上。另外，导体层301在电子部件200的电极210、220各自的外侧边缘(详细地说其全部)的正上方具有面状的导体图案301a、301b。电极210的外侧边缘是指电极210的边缘(四边)中的朝向外侧的外侧端E11、第一端E13以及第二端E14这三边(除了朝向内侧的内侧端E12以外的三边)，电极220的外侧边缘是指电极220的边缘(四边)中的朝向外侧的外侧端E21、第一端E23以及第二端E24这三边(除了朝向内侧的内侧端E22以外的三边)。另外，在本实施方式中，这些三边与电子部件200的外缘一致。S卩，导体图案301a位于电子部件200的外缘的正上方，导体图案301b位于电子部件200的外缘的正上方。在本实施方式中，导体图案301a位于电极210的外侧端Ell和内侧端E12(详细地说是各自的从第一端E13到第二端E14的全部区域)的正上方。另外，导体图案301a的除了内侧(X2侧)ー边以外的三边(X1、Y1、Y2侧这三边)位于空腔RlO的外侧，跨过间隙Rl。另外，导体图案301b位于电极220的外侧端E21和内侧端E22 (详细地说是各自的从第一端E23到第二端E24的全部区域)的正上方。另外，导体图案301b的除了内侧(XI侧)ー边以外的三边(X2、Y1、Y2侧这三边)位于空腔RlO的外侧，跨过间隙R1。但是并不限于此，也可以将导体图案301a、301b的上述各三边配置在间隙Rl的正上方(參照后述的图21A)。在本实施方式中，导体图案301a位于电极210全部区域的正上方，导体图案301b位于电极220全部区域的正上方。但是，并不限于此，导体图案301a或301b并不必须配置在电极210或220全部区域的正上方(參照后述的图21B)。导体图案301a经由通路导体401b与电子部件200的电极210电连接，导体图案301b经由通路导体402b与电子部件200的电极220电连接(參照图I)。并且，导体图案301a与导体图案301c (布线)电连接，另外，导体图案301b与导体图案301d (布线)电连接。导体图案301a、301b分别经由导体图案301c、301d与例如导体层301的未图示的其它导体图案电连接。此外，导体图案301a 301d分别是包含在导体层301中的导体图案，例 如通过导体层301的图案化而同时形成(參照后述的图12A和图12B)。在本实施方式中，导体图案301a和导体图案301c (布线)、导体图案301b和导体图案301d(布线)分别一体地形成。以下，參照图5说明电路板10的制造方法。图5是表示本实施方式所涉及的电路板10的制造方法的概要内容和过程的流程图。此外，为了方便说明，在任意的エ序中都将制造过程中的电路板称为层叠板。在步骤Sll中，如图6A所示，准备单面具有金属箔1002(导体膜)的载体1001 (例如带有金属箔的支承板)。载体1001由铝等导电材料或绝缘性聚合物等绝缘材料构成。金属箔1002例如由铜箔构成。然后，如图6B所示，例如通过UV激光形成贯通金属箔1002而达到载体1001那样的孔1003、1004。通过孔1003、1004在载体1001中形成凹部。在本实施方式中，孔1003、1004作为对准标记而发挥功能。由此，在形成孔401a、402a时(參照后述的图11A)，容易进行孔401a和402a与电子部件200的电极210和220之间的对位。接着，在图5的步骤S12中，在载体1001(支承构件)上形成粘接层。具体地说，如图6C所示，例如通过NCP涂敷在金属箔1002上(详细地说，是载体1001的中央部)形成粘接层400。由此，孔1003和1004分别被粘接层400填充。接着，在图5的步骤S13中，在粘接层400上配置电子部件200。具体地说，如图6D所示，准备具有电极210和220的电子部件200，将电子部件200承载在粘接层400上后，例如进行加压和加热。由此，粘接层400固化，电子部件200经由绝缘性的粘接层400固定在金属箔1002上。电子部件200的电极210、220被分别配置在孔 1003、1004 上。这时，电子部件200并不限于以与载体1001的主面平行的角度被固定。例如也考虑如图7A所示那样，电子部件200相对于载体1001的主面倾斜角度Θ I地被固定。在该情况下，电子部件200的电极210或220不经由粘接层400 (绝缘体)而直接与载体1001上的金属箔1002接触。在图7A的例子中，在接触位置PO处，电子部件200的电极210与金属箔1002接触，接触位置PO被配置在外侧端Ell附近。电子部件200容易在长度方向上傾斜，电子部件200的电极210或220与金属箔1002容易在图7B所示的电子部件200的长度方向的两端(外侧端Ell和E21)附近的区域R31和R32中接触。接着，在图5的步骤S14中形成芯部。具体地说，如图8所示，将具有空腔RlO(孔)的绝缘层IOOa(绝缘基板)配置在金属箔1002上。由此，处于通过粘接层400而被固定的状态的电子部件200被配置在绝缘层IOOa的空腔RlO中。电子部件200被绝缘层IOOa包围。另外，在绝缘层IOOa上和电子部件200的第四面F4上，配置半固化状态的绝缘层100b。绝缘层IOOa例如由完全固化的玻璃环氧树脂构成，绝缘层IOOb例如由玻璃环氧树脂的预浸料构成。进ー步，在绝缘层IOOb上配置金属箔1005。金属箔1005例如由铜箔构成。接着，如图9所示，对半固化状态的绝缘层IOOb进行加压，由此使树脂从绝缘层IOOb流出，向空腔RlO流入。由此，将绝缘体IOOc (构成绝缘层IOOb的树脂)填充到空腔RlO中的绝缘层IOOa(绝缘基板)与电子部件200之间的间隙Rl。 如果向空腔RlO填充了绝缘体100c，则例如通过加热使该填充树脂(绝缘体100c)固化。然后，如图10所示，从电子部件200去除载体1001(支承构件)。接着，如图IlA所示，例如通过从Zl侧向金属箔1002照射激光，在粘接层400上形成孔401a、402a。另外，为了提高激光的吸收效率，也可以在照射激光之前对金属箔1002的表面进行黑化处理。接着，如图IlB所示，例如使用钻孔机在层叠板上开孔。由此，形成贯通绝缘层IOOa和IOOb的贯通孔300a。另外，优选在形成贯通孔300a和孔401a、402a后去沾污(清洁)。通过去沾污来抑制不需要的导通(短路)。接着，例如通过板面镀法，如图12A所示那样，在层叠板的表面，即金属箔1002、1005上、贯通孔300a的壁面以及孔401a、402a内，分别形成无电解镀膜1006和电解镀膜1007。具体地说，首先，例如通过化学镀法，例如形成铜的无电解镀膜1006，接着使用镀液，以无电解镀膜1006为晶种层，例如形成铜的电解镀膜1007。由此，在贯通孔300a的壁面上形成无电解镀膜1006和电解镀膜1007，形成贯通孔导体300b。另外，其结果是形成具有绝缘层IOOa和100b、贯通孔导体300b的芯部C。另外，通过向孔401a、402a分别填充无电解镀膜1006和电解镀膜1007而形成通路导体401b、402b。接着，在图5的步骤S15中，例如使用抗蚀层和蚀刻液来将形成在芯部C的第一面Fl上和第二面F2上的各导体层图案化。具体地说，通过具有与导体层301、302对应的图案的抗蚀层来覆盖各导体层，通过蚀刻除去各导体层的没有被抗蚀层覆盖的部分(在抗蚀层的开ロ部露出的部位)。由此，如图12B所示，在芯部C的第一面Fl、第二面F2上分別形成导体层301、302。另外，蚀刻并不限于湿式，也可以是干式。在本实施方式中，导体层301在电子部件200的电极210、220各自的外侧边缘的正上方具有面状的导体图案301a、301b (參照图4)。另外，导体图案301a位于电子部件200的外边缘的正上方，导体图案301b位于电子部件200的外边缘的正上方。因此，在用于上述导体层301图案化的蚀刻中，能够抑制电子部件200的电极210、220的损伤等。以下，使用比较例子来进ー步对其进行说明。图13示出比较例。在图13所示的比较例中，为了方便，对与本实施方式所涉及的电路板10的要素对应的要素附加与电路板10的要素(參照图I、图4等)相同的附图标记。在图13所示的比较例中，与电子部件200的电极210、220连接的通路导体401b、402b的连接盘(面状的导体图案301a、301b)小，导体层301在电极210的外侧端Ell和电极220的外侧端E21的正上方不具有面状的导体图案301a、301b。由此，在电子部件200的电极210或200与金属箔1002容易接触的区域R31和R32(參照图7A和图7B)的至少一部分(详细地说是其正上方区域)不形成导体图案301a、301b。在该情况下，在用于上述导体层301图案化的蚀刻中，由于蚀刻，位于区域R31或R32的导体也被除去，因此对电子部件200的电极210或220与金属箔1002的接触位置PO (图7A)进行蚀刻的可能性变高。并且，如果对接触位置PO进行蚀刻，则在电子部件200的电极210或220与金属箔1002的边界(參照图7A)处蚀刻不停止，有可能蚀刻到电极210或220。对此，在本实施方式所涉及的电路板10中，导体层301在从电子部件200的一端(外侧端Ell)起向电子部件200的内侧至少50μπι的区域(详细地说是其正上方区域) 中具有面状的导体图案301a，在从电子部件200的另一端(外侧端E21)起向电子部件200的内侧至少50μπι的区域(详细地说是其正上方区域)中具有面状的导体图案301b。在此，从电子部件200的一端(外侧端Ell)或另一端(外侧端E21)起向电子部件200的内侧50 μ m的区域相当于区域R31或R32，能够认为在该区域中，电子部件200的电极210或220容易与金属箔1002接触(參照图7A和图7B)。在本实施方式所涉及的电路板10中，导体层301在从电子部件200的一端(外侧端Ell)或另一端(外侧端E21)起向电子部件200的内侧50μπι的区域，即区域R31或R32(详细地说是其正上方区域)中分别具有面状的导体图案301a、301b(參照图7A和图7B)，因此在用于上述导体层301图案化的蚀刻(參照图12B)中，不会对位于区域R31、R32的导体进行蚀刻而使其保留。因此，在电子部件200的电极210或220与金属箔1002的接触位置PO (图7A)，被进行蚀刻的可能性变低。在接触位置PO以外的部分，在电子部件200的电极210或220与金属箔1002之间存在粘接层400 (參照图7A)，粘接层400是绝缘体，因此容易提高抵抗对导体(例如铜)进行蚀刻的蚀刻液的耐性。因此，认为在对接触位置PO以外的部分进行了蚀刻的情况下，在电子部件200的电极210或220与金属箔1002之间(特别是粘接层400)，蚀刻容易停止。由此，制造过程中的电子部件200的电极210、220的损伤等被抑制，进而能够提闻电路板 ο的电可華4生。其结果是能够认为提闻了电路板 ο的成品率。另外，认为在区域R31、R32中电子部件200的电极210或220与金属箔1002特别容易接触的位置是电子部件200的电极210或220的外侧边缘的正上方。因此，如果导体层301至少在电子部件200的电极210或220的外侧边缘的正上方具有面状的导体图案301a、301b，则认为制造过程中的电子部件200的电极210、220的损伤等被抑制，进而能够提高电路板10的电可靠性。接着，在图5的步骤S 16中，在芯部C的两面进行积层。具体地说，如图14所示，在芯部C的第一面Fl上和导体层301上配置绝缘层101，在芯部C的第二面F2上和导体层302上配置绝缘层102。进ー步，在绝缘层101上配置金属箔1008，在绝缘层102上配置金属箔1009。绝缘层101和102例如分别由玻璃环氧树脂的预浸料构成。然后，使半固化状态的绝缘层101和102与芯部C和导体层301、302粘接并加压。由此，如图15所示，构成各绝缘层101和102的树脂(绝缘体300c)流出而填充到贯通孔300a中的贯通孔导体300b的内側。另外，在加压同时或者在加压之后对层叠板进行加热来使各绝缘层101、102固化。通过同时进行两面的绝缘层101、102的固化，容易抑制芯部C的翘曲。接着，例如通过激光在绝缘层101和 金属箔1008上形成孔311a和312a(分别是通路孔)，在绝缘层102和金属箔1009上形成孔322a (通路孔)(參照图16)。孔311a和312a分别贯通绝缘层101和金属箔1008，孔322a贯通绝缘层102和金属箔1009。并且，孔311a和312a分别到达导体层301，孔322a到达导体层302。更详细地说，孔311a到达面状的导体图案301a、301b(图4)。然后，根据需要去沾污。接着，例如通过板面镀法，如图16所示，在层叠板的表面，即金属箔1008、1009上以及311&、312&、322&内，例如分别形成铜的无电解镀膜1010、1011和电解镀膜1012、1013。具体地说，首先例如通过化学镀法，例如形成铜的无电解镀膜1010、1011，接着，使用镀液，以无电解镀膜1010、1011为晶种层，例如形成铜的电解镀膜1012、1013。由此，向孔311a和312a、孔322a分别填充电解镀膜1012、1013，例如形成由铜镀膜构成的通路导体311b、312b、322b。接着，例如使用抗蚀层和蚀刻液来将形成在绝缘层101、102上的各导体层图案化。具体地说，使用具有与导体层110、120对应的图案的抗蚀层覆盖各导体层，通过蚀刻除去各导体层的没有被抗蚀层覆盖的部分(在抗蚀层的开ロ部露出的部位)。由此，如图17所示，在绝缘层101、102上分別形成导体层110、120。另外，蚀刻并不限于湿式，也可以是干式。其结果是在芯部C的第一面Fl上形成由绝缘层101和导体层110构成的第一积层部B 1，在芯部C的第二面F2上形成由绝缘层102和导体层120构成的第二积层部B2。另外，用于电解镀的晶种层并不限于无电解镀膜，也可以代替无电解镀膜1010、1011而使用溅射膜作为晶种层。接着，在图5的步骤S17中，在绝缘层101、102上分別形成具有开ロ部Ila的阻焊层11、具有开ロ部12a的阻焊层12(參照图I)。各导体层110、120的除了位于开ロ部11a、12a处的规定部位(焊盘P1、P2等)以外，被阻焊层11、12覆盖。阻焊层11和12例如能够通过丝网印刷、喷涂、滚涂或层压等而形成。接着，通过溅射等在导体层110、120上，更详细地说是没有被阻焊层11、12覆盖的焊盘P1、P2(參照图I)的表面，分别形成例如由Ni/Au膜构成的耐蚀层。另外，也可以通过进行O SP处理来形成由有机保护膜构成的耐蚀层。通过以上的エ序，完成本实施方式的电路板10(图I)。然后，根据需要，进行电子部件200的电测试(电容值和绝缘性等的检查)。本实施方式的制造方法适用于电路板10的制造。如果是这种制造方法，则认为能够以低成本得到良好的电路板10。本实施方式的电路板10例如能够与电子部件或其它电路板电连接。例如，能够通过焊锡等，在电路板10的焊盘P2上安装与电子部件200不同的电子部件(例如IC芯片)。另外，能够通过焊盘Pl将电路板10安装到其它电路板(例如母板)上。本实施方式的电路板10例如能够作为便携电话的电路基板而使用。
(实施方式2)以与上述实施方式I的不同点为中心来说明本发明的实施方式2。另外，在此，对与上述图I等所示的要素相同的要素分别附加相同的附图标记，对于已经说明的共通的部分，即说明重复的部分，省略或简化其说明。本实施方式所涉及的电路板20如图18所示，具有沙漏状(鼓状)的贯通孔导体300b。具体地说，在芯部C上形成贯通孔300a，在贯通孔300a内填充导体(例如镀铜)，由此形成贯通孔导体300b。贯通孔导体300b具有宽度最小的收缩部300d，以从芯部C的第一面Fl和第二面F2分别朝向收缩部300d而宽度变窄的方式逐渐变细。芯部C的第一面Fl上的导体层301和芯部C的第二面F2上的导体层302经由贯通孔导体300b相互电连接。孔312a到达导体层301 (更详细地说是贯通孔导体300b的正上方)，孔322a到达导体层302 (更详细地说是贯通孔导体300b的正上方)。在本实施方式中，电子部件200和通路导体401b、402b、311b构成电源线。另外， 在本实施方式中，通路导体312b、322b和贯通孔导体300b都是填充导体，它们在Z方向上堆叠，由此形成填充堆叠部S。另外，填充堆叠部S构成信号线。示出本实施方式所涉及的电路板20的在图3和图4中示出的各尺寸的优选值的
ー个例子。空腔RlO的长度方向的宽度Dl约是680 μ m，空腔RlO的宽度方向的宽度D2约是380 μ m。电子部件200的长度方向的宽度Dll约是600 μ m，电子部件200的宽度方向的宽度D12约是300 μ m。电极210的上部210a或下部210c、电极220的上部220a或下部220c的宽度D13约是230 μ m。通路导体401b和402b的宽度(最大直径)分别约是60 μ m，通路导体401b与通路导体402b的间距D5约是420 μ m。芯部C的厚度约是200 μ m，电子部件200的厚度(也包含电极在内的厚度)处于约150μπι 330μπι的范围内。绝缘层101和102的厚度分别约是30 μ m，内层的导体层301、302的厚度分别约是20 μ m，外层的导体层110、120的厚度分别约是15 μ m，阻焊层11和12的厚度分别约是15 μ m。并且，电路板10整体的厚度约是360 μ m。另外，内层的导体层301、302的L/S分别约是25 μ m/25 μ m,外层的导体层110、120的L/S分别约是15 μ m/15 μ m。导体图案301a和301b各自的形状和尺寸例如约是380 μ m(图4中的宽度D30) X约450μπι(图4中的宽度D33)的矩形。此外，导体图案301a相当于通路导体401b的连接盘，导体图案301b相当于通路导体402b的连接盘。本实施方式的电路板20除了各导体层(导体层301、302、110、120)的形成以外，能够通过例如基于在实施方式I中说明的制造方法(图5)的制造方法来制造。以下，说明本实施方式所涉及的各导体层的形成方法。另外，在本实施方式中，通过半添加(SAP)法来形成各导体层。与实施方式I相同地，在通过加压而使层叠板(绝缘层100a、100b、金属箔1002、1005以及电子部件200) —体化后(參照图6A 图10)，如图19A所示那样，例如通过使用C02激光从Zl侧向金属箔1002照射激光来形成孔1007a、401a、402a，通过从Z2侧向金属箔1005照射激光来形成孔1007b。孔1007a和孔1007b在X-Y平面上被形成在大致相同的位置处，最終连接而成为贯通绝缘层IOOa和IOOb的贯通孔300a。在用激光形成贯通孔300a的情况下，优选同时形成贯通孔300a (详细地说是孔1007a)和孔401a、402a。但是，并不限于此，也可以分别地形成贯通孔300a (详细地说是孔1007a)和孔401a、402a。贯通孔300a的形状与贯通孔导体300b对应，是沙漏状(鼓状)。孔1007a与孔1007b的边界相当于收缩部300d(參照图19B)。可以同时进行从Zl侧的激光照射和从Z2侧的激光照射，也可以逐面地进行。优选在形成贯通孔300a和孔401a、402a后去沾污(清洁)。通过去沾污来抑制不需要的导通(短路)。另外，为了提高激光的吸收效率，也可以在照射激光之前对金属箔1002和1005的表面进行黑化处理。也可以通过湿式或干式蚀刻等激光以外的方法来形成贯通孔300a。但是，如果是激光加工，则容易进行细微的加工。接着，例如通过化学镀法在层叠板的表面，即金属箔1002、1005上、贯通孔300a内以及孔401a、402a内，分别形成例如铜的无电解镀膜1006 (參照图19B)。另外，在无电解镀之前，也可以例如通过浸溃来使绝缘层IOOa和IOOb的表面吸附含有钯等的催化剂。
接着，通过光刻技术或印刷等，在第一面Fl侧的主面(无电解镀膜1006上)形成具有开ロ部2001a的抗镀层2001，在第二面F2侧的主面(无电解镀膜1006上)形成具有开ロ部2002a的抗镀层2002(參照图19B)。开ロ部2001a、2002a分别具有与导体层301、302(參照图19C)对应的图案。接着，如图19B所示那样，例如通过镀图案法，在抗镀层2001、2002的开ロ部2001a、2002a上分別形成例如铜的电解镀膜1007。具体地说，将作为要镀的材料的铜与阳极连接，将作为被镀部件的无电解镀膜1006 (晶种层)与阴极连接，并浸溃到镀液中。然后，向两极间施加直流的电压而流过电流，使铜析出到无电解镀膜1006的表面。由此，向贯通孔300a填充无电解镀膜1006和电解镀膜1007，形成贯通孔导体300b。然后，其结果是形成具有绝缘层IOOa和100b、贯通孔导体300b的芯部C。另外，向各孔401a、402a填充无电解镀膜1006和电解镀膜1007，形成通路导体401b、402b。然后，例如利用规定的剥离液来除去抗镀层2001和2002，接着除去不需要的无电解镀膜1006和金属箔1002、1005，由此，如图19C所示那样在芯部C的第一面Fl上形成导体层301，在芯部C的第二面F2上形成导体层302。此外，用于电解镀的晶种层并不限于无电解镀膜，也可以代替无电解镀膜1006而使用溅射膜等作为晶种层。接着，在与实施方式I同样地形成绝缘层101、102、金属箔1008、1009以及孔311a、312a、322a后，例如通过化学镀法，在层叠板的表面，即金属箔1008、1009上以及孔311a、312a、322a内，分别形成例如铜的无电解镀膜1010、1011 (參照图20A)。另外，在无电解镀之前，也可以例如通过浸溃使绝缘层101和102的表面吸附含有钯的催化剂。接着，通过光刻技术或印刷等，在第一面Fl侧的主面(无电解镀膜1010上)形成具有开ロ部2003a的抗镀层2003，在第二面F2侧的主面(无电解镀膜1011上)形成具有开ロ部2004a的抗镀层2004(參照图20A)。开ロ部2003a、2004a分别具有与导体层110、120 (图I)对应的图案。接着，如图20A所示，例如通过图案镀法，在抗镀层2003、2004的开ロ部2003a、2004a内分别形成例如铜的电解镀膜1012、1013。具体地说，将作为要镀的材料的铜与阳极连接，将作为被镀部件的无电解镀膜1010、1011(晶种层)与阴极连接，并浸溃到镀液中。然后，向两极间施加直流的电压而流过电流，使铜析出到无电解镀膜1010、1011的表面。由此，向孔311a、312a、孔322a分别填充电解镀膜1012、1013，形成例如由铜镀膜构成的通路导体 311b、312b、322b。然后，例如利用规定的剥离液来除去抗镀层2003和2004，接着除去不需要的无电解镀膜1010、1011和金属箱1008、1009,由此，如图20B所示那样形成导体层110和120。其结果是在芯部C的第一面Fl上形成由绝缘层101和导体层110构成的第一积层部BI，在芯部C的第二面F2上形成由绝缘层102和导体层120构成的第二积层部B2。此外，用于电解镀的晶种层并不限于无电解镀膜，也可以代替无电解镀膜1010、1011而使用溅射膜等作为晶种层。根据本实施方式的制造方法，能够制造电路板20 (图18)。本实施方式的制造方法适用于电路板20的制造。如果是这样的制造方法，则能够以低成本得到良好的电路板20。另外，对于与实施方式I相同的结构和处理，在本实施方式中也能够得到与上述的实施方式I的效果相同的效果。
(其它实施方式)如图21A所示，也可以将导体图案301a、301b的三边配置在间隙Rl的正上方。面状的导体图案301a或301b被配置在电子部件200的电极210或220的全部四边的正上方，进而并不必须配置在电极210或220全部区域的正上方。例如，如图21B所示，导体层301也可以在电极210的内侧端E12(详细地说是从第一端E13到第二端E14的全部区域)的正上方不具有导体图案。另外，导体层301也可以在电极220的内侧端E22(详细地说是其一部分)的正上不具有导体图案。只要导体层301在电极210或220的外侧边缘的至少一部分的正上方具有面状的导体图案301a或301b，就能够提高电子部件内置电路板中的电连接的可靠性。另外，在外侧边缘的正上方形成面状的导体图案的情况下，优选跨过外侧边缘的正上方地形成面状的导体图案。第一端E13和E23、第二端E 14和E24以及外侧端Ell和E21也可以分别与电子部件200的端面不一致。例如，如图22A所示，第一端E13、E23和第二端E14、E24也可以位于比电子部件200的端面更靠近内侧(电子部件200的正上方)的位置处。另外，例如如图22B所示，第一端E13和E23、第二端E14和E24以及外侧端Ell和E21也可以位于比电子部件200的端面更靠近内侧(电子部件200的正上方)的位置处。在图22A和图22B的任意一个所示的例子中，电极210、220的外侧边缘(外侧端Ell和E21、第一端E13和E23以及第二端E14和E24)位于电子部件200的外边缘(四边)附近。在这样的结构中，导体层301也在电极210或220的外侧边缘的正上方具有面状的导体图案301a或301b，由此，电子部件200的电极210或220与金属箔1002容易接触的电子部件200的外边缘附近(参照图7A和图7B)处的蚀刻所引起的损伤等被抑制。电路板中的贯通孔导体、各通路导体或它们的连接盘的形状是任意的，它们的平面形状例如如图23A所示，可以是大致正方形等四边形，也可以例如如图23B或23C所示那样，是大致十字形或者大致正多角星形等从中心放射状地引出直线的形状(放射状地配置多个叶片的形状)，除此以外，也可以是大致圆、大致椭圆或大致三角形等。另外，多角形的角的形状是任意的，例如可以是大致直角、锐角、钝角、带有圆角。电子部件200和空腔RlO的形状是任意的。例如如图24所示，空腔RlO的开ロ形状可以是大致椭圆。电子部件200的主面的形状和空腔RlO的开ロ形状可以分别是大致圆，另外，也可以分别是大致正方形、大致正六角形、大致正八角形等大致长方形以外的大致多角形。另外，多角形的角的形状是任意的，例如可以是大致直角、鋭角、钝角、带有圆角。在上述各实施方式中，电子部件200的主面的形状是大致长方形(Dll > D12)，电极210和220排列在电子部件200的长度方向上(參照图3)。但是并不限于此，电子部件200的主面的形状例如也可以是正方形(Dll = D12)。在上述各实施方式中，示出了在空腔RlO (电子部件200的容纳空间)中只具有一个电子部件200的电路板10，但并不限于此。例如也可以是在空腔RlO中具有多个电子部件200的电路板。多个电子部件200可以在层叠方向(Z方向)上排列配置，也可以在X方向或Y方向上排列配置。另外，也可以在ー个电路板上形成多个空腔R10。在上述各实施方式中，示出了在电子部件200的电极210、220上分别连接ー个通路导体401b、402b的例子，但通路导体401b和402b的个数是任意的。例如也可以如图25所示那样，电子部件200的一个电极(电极210或220)经由多个(例如两个)通路导体 (通路导体401b或402b)与ー个通路导体的连接盘(导体图案301a或301b)连接。在该情况下，电极通路导体通路连接盘=I :多个1。在上述各实施方式中，示出了在芯部C的两侧具有导体层的两面电路板(电路板10)，但并不限于此。例如可以如图26所示那样，是只在芯部C(例如具有绝缘性的基板100)的单面具有第一积层部BI (包含导体层110)的单面电路板。在上述各实施方式中，芯部C具有绝缘层IOOa和IOOb的两层构造，但并不限于此。例如也可以如图26所示，芯部C由ー个基板构成。例如也可以如图26所示那样，空腔RlO (电子部件200的容纳空间)是不贯通基板100的孔(凹部)。在上述各实施方式中，示出了在芯部C的两侧分别具有ー层第一积层部BI和第二积层部B2的电路板10，但并不限于此。也可以是在芯部C的单侧具有两层以上的积层部的电路板。电子部件200的电极的形状并不限于U字形状，例如也可以如图27所示那样，是没有各实施方式所涉及的电极210、220的下部210c、220c (或上部210a、220a)的L字形状，或者，也可以如图28所示那样，由平板状的电极对(电极200a和200b)夹着电容器主体 201。 电子部件200的种类并不限于MLCC，而是任意的。电子部件200并不限于电容器，例如也可以如图29所示那样是贴片电阻。图29所示的贴片电阻具有基板201a，进ー步在基板201a上具有电极200a、电阻部201b、电极200b。电子部件200也不限于无源部件，也可以是由IC(集成电路)等构成的有源部件。在不脱离本发明的宗g的范围内，能够任意地变更电路板10的结构、其结构要素的种类、性能、尺寸、材质、形状、层数或配置等。例如，电路板中的贯通孔导体或各通路导体并不限于填充导体，例如也可以是保形导体。例如也可以如图30所示那样，通路导体401b、402b是保形导体。电路板的制造エ序并不限于上述图5所示的顺序和内容，在不脱离本发明的宗旨的范围内能够任意地变更顺序和内容。另外，也可以与用途等相应地省略不必要的エ序。在上述各实施方式中，在载体1001(支承构件)上形成粘接层400后，在该粘接层400上设置电子部件200 (參照图6C和图6D)，但并不限于此，也可以在载体1001 (支承构件)上设置涂布了粘接层400的电子部件200。电路板10中的各导体层的形成方法是任意的。例如可以通过板面电法、镀图案法、全添加法、半添加法、减去法、转印法以及压凹法中的任意ー个，或任意地组合了它们中的两个以上的方法，来形成导体层。另外，也可以代替激光而通过湿式或干式的蚀刻来进行加工。在通过蚀刻进行加エ的情况下，认为优选预先用抗蚀层等保护不希望除去的部分。能够任意地组合上述各实施方式、变形例等。优选与用途等相应地选择适当的组合。例如可以将图21A 图22B中的任意一个所示的构造应用于图23A 图30中的任意一个所示的构造中。以上，说明了本发明的实施方式，但应该理解为由于设计上的原因、其它原因而所 需的各种修正、组合也包含在“权利要求”所记载的发明、“具体实施方式
”所记载的具体例子所对应的发明范围内。产业卜.的可利用件本发明所涉及的电子部件内置电路板适用于便携电话等的电路基板。本发明所涉及的电子部件内置电路板的制造方法适合于制造这种电路板。
权利要求
1.一种电子部件内置电路板,具备 基板，其具有容纳部； 电子部件，其被上述容纳部所容纳，并具有电极； 绝缘层，其形成在上述电子部件上； 通路导体，其是通过在形成于上述绝缘层的通路孔内形成导体而成的； 导体层，其经由上述通路导体与上述电极电连接， 该电子部件内置电路板的特征在干， 上述导体层在上述电极的至少ー个外侧边缘的正上方具有面状的导体图案。
2.根据权利要求I所述的电子部件内置电路板，其特征在于 上述导体层在处于上述电子部件的外边缘附近的上述电极的至少ー个外侧边缘的正上方具有面状的导体图案。
3.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述面状的导体图案是上述通路导体的连接盘。
4.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述电子部件在一端附近具有第一电极，在另一端附近具有第二电极， 上述面状的导体图案位于上述电子部件的上述一端和上述另一端中的至少一方的正上方。
5.根据权利要求4所述的电子部件内置电路板，其特征在于 上述第一电极和上述第二电极排列在上述电子部件的长度方向上。
6.根据权利要求4所述的电子部件内置电路板，其特征在于 上述导体层在从上述一端或上述另一端起至上述电子部件的内侧和外侧分别至少50 μ m的区域中具有上述面状的导体图案。
7.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述导体层在上述电极的整个区域的正上方具有上述面状的导体图案。
8.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述电极被形成在上述电子部件的侧面、上表面和下表面。
9.根据权利要求3所述的电子部件内置电路板，其特征在于 上述电极中的ー个经由多个上述通路导体与上述通路导体的ー个连接盘连接。
10.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述绝缘层的至少一部分由粘接材料构成。
11.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述电子部件包括电容器。
12.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述面状的导体图案通过蚀刻被图案化。
13.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述面状的导体图案包含金属箔。
14.根据权利要求I或2所述的电子部件内置电路板，其特征在于 上述电子部件被配置在形成于上述电子部件内置电路板的芯部的开ロ部内。
15.根据权利要求14所述的电子部件内置电路板，其特征在于上述通路孔被形成在位于上述开ロ部处的上述绝缘层内。
16.根据权利要求15所述的电子部件内置电路板，其特征在于 在上述芯部上具有导体层， 与上述电极电连接的导体层和上述芯部上的导体层位于相同的层。
17.一种电子部件内置电路板的制造方法，其特征在于，包括以下步骤 准备具有电极的电子部件； 在上述电子部件上形成绝缘层； 在上述绝缘层形成通路孔； 在上述通路孔内形成通路导体； 在上述电极的外侧边缘的正上方，形成至少一部分经由上述通路导体与上述电极电连接的面状的导体图案。
18.根据权利要求17所述的电子部件内置电路板的制造方法，其特征在于 通过减去法形成上述面状的导体图案。
19.根据权利要求17或18所述的电子部件内置电路板的制造方法，其特征在干， 上述绝缘层的形成包括以下步骤 准备至少单面具有导体膜的支承构件； 经由绝缘性的粘接层将上述电子部件固定在上述导体膜上； 准备具有开ロ部的绝缘基板； 将处于通过上述粘接层而被固定的状态的上述电子部件配置在上述绝缘基板的上述开ロ部内； 从上述电子部件去除上述支承构件。
全文摘要
本发明涉及一种电子部件内置电路板及其制造方法。本发明的电路板(10)具备具有空腔(R10)的基板(100)；电子部件(200)，被容纳在通路孔(R10)中，具有电极(210、220)；其被形成在电子部件(200)上的绝缘层(400)；通路导体(401b、402b)，其在形成在绝缘层(400)的通路孔(401a、402a)内形成导体而成；导体层(301)，其经由通路导体(401b、402b)与电极(210、220)电连接，其中，导体层(301)在电极(210、220)的至少一个外侧的边缘的正上具有面状的导体图案。
文档编号H05K1/18GK102695366SQ201210080558
公开日2012年9月26日 申请日期2012年3月23日 优先权日2011年3月23日
发明者清水敬介 申请人:揖斐电株式会社