电子电路及电子设备的制作方法

文档序号:8091482阅读:161来源:国知局
电子电路及电子设备的制作方法
【专利摘要】实施方式涉及电子电路及电子设备,该电子电路具备电源线,该电源线设有第一EBG图案,该第一EBG图案具有第一线状部,该第一线状部沿电源线的伸长方向伸长,一个端部以外的周围被第一狭缝部包围。
【专利说明】电子电路及电子设备
[0001]本发明以2013年2月27日提出的日本专利申请2013-036907为基础并要求其优先权,其全部内容通过参照援引于此。
【技术领域】
[0002]本发明涉及电子电路及电子设备。
【背景技术】
[0003]在搭载有数字/模拟/RF混合电路的电路基板、SOC (system on chip)、模拟SOC等中,存在沿电源线传播的噪声引起误动作的问题。为防止该误动作,例如提出了设置使用了微带线路的滤波器、3维EBG (Electromagnetic Band Gap:光子带隙)构造。
[0004]而且,使用了微带线路的滤波器要求将作为参照面的地线面与线路接近地设置,对滤波器配置的制约变大。此外,特别是,用于截断低频的小面积的滤波图案尚未确立。因此,电路基板等的小型化存在问题。
[0005]此外,在3维EBG构造的情况下,也需要避开3维图案而形成贯通孔等连接部。此夕卜,用于截断低频的小面积的EBG构造图案尚未确立。因此,电路基板等的小型化也存在问题。

【发明内容】

[0006]本发明所要解决的课题在于,提供一种抑制了沿电源线传输的噪声所导致的误动作的电子电路及电子设备。
[0007]实施方式的电子电路的特征在于,具备电源线,在该电源线中设有第一 EBG图案,该第一 EBG图案具有第一线状部,该第一线状部沿着电源线的伸长方向伸长,并且一个端部以外的周围被第一狭缝部包围。
[0008]根据上述构成,提供一种抑制了沿电源线传输的噪声所导致的误动作的电子电路。
【专利附图】

【附图说明】
[0009]图1是表示设置于第一实施方式的电源线的EBG构造的图案的图。
[0010]图2A-C是第一实施方式的EBG构造的等价电路的说明图。
[0011]图3是表示第一实施方式的截断特性的图。
[0012]图4是表示第一实施方式的EBG构造的图案与截断频率的关系的图。
[0013]图5是表示第一实施方式的电源线与参照面的距离和截断特性的关系的图。
[0014]图6A、图6B是表示设置于第二实施方式的电源线的EBG构造的图案的图。
[0015]图7是表示设置于第三实施方式的电源线的EBG构造的图案的图。
[0016]图8是表示第三实施方式的截断特性的图。
[0017]图9A、图9B是第三实施方式的截断特性的说明图。[0018]图10A-C是表示第三实施方式的作用的图。
[0019]图11是第四实施方式的电子设备的框图。
[0020]图12是第四实施方式的电子电路的截面图案图。
[0021]图13是表不第四实施方式的电源线和EBG图案的一例的图。
[0022]图14是表示第四实施方式的截断特性的图。
【具体实施方式】
[0023]在本说明书中,“电子电路(electronic circuit)”的概念既包括构成为半导体器件或半导体芯片的电路,也包括使用电路基板构成的电路。
[0024]在本说明书中,“电路基板(circuit board)”指的是,在印刷布线板上安装了电子部件的状态。
[0025](第一实施方式)
[0026]本实施方式的电子电路具备电源线。并且,在电源线中设有第一 EBG图案,该第一EBG图案具有第一线状部,该第一线状部沿电源线的伸长方向伸长,并且一个端部以外的周围被第一狭缝部包围。
[0027]图1是表示设置于本实施方式的电源线的EBG构造的图案的图。
[0028]电源线10向电子电路中的元件供给电压或电流。电源线10是导体,例如是金属。金属例如是铜(Cu)、金(Au)、铝(Al)、银(Ag)等低电阻金属。
[0029]在电源线10中形成有第一 EBG图案12。第一 EBG图案12具备第一线状部18,该第一线状部18的一个端部14以外的周围被第一狭缝部16包围,并且沿着电源线10的伸长方向伸长。电源线10的伸长方向也是电流流动的方向。并且,第一线状部18在与电源线10的伸长方向大致垂直的方向上配置有多条,在图1中为4条。另外,第一线状部18不限于4条。
[0030]通过第一EBG图案12,截断在电源线10中传输的噪声。通过设置多条第一线状部18,能够增大噪声的截断量。
[0031]此外,在电源线10中设有第二狭缝部20。第二狭缝部20将第一 EBG图案12夹在之间地设置在第一 EBG图案12的两侧。第二狭缝部20沿着与电源线10的伸长方向大致垂直的方向伸长,由沿着与电源线的伸长方向大致垂直的方向配置的I对狭缝20a、20b构成。
[0032]第二狭缝部20为了对第一 EBG图案12的截断频带进行微调整而设置。I对狭缝20a、20b的狭缝宽度在第一 EBG图案12的左右也可以不同。
[0033]图2A-C是本实施方式的EBG构造的等价电路的说明图。图2A是EBG构造的图案图,图2B是I个单元的等价电路图,图2C是单元I?4整体的等价电路图。
[0034]观察单元1,EBG构造的图案具备:第一狭缝部16的外缘引起的上成分、以及第一狭缝部16的外缘与I条第一线状部18之间的边缘寄生电容成分。并且,如图2B所示,成为将该边缘寄生电感成分和边缘寄生电容成分并联连接的LC并联谐振电路。进而,如图2C所示,在将单元I?4组合起来的情况下,是将4个LC并联谐振电路串联连接的电路。
[0035]通过具备上述图案的第一 EBG图案,能够将期望的频率截断,抑制电源线10中带有的噪声。另外,由第一 EBG图案构成的电路的共振频率成为第一 EBG图案的截断频率。[0036]图3是表示本实施方式的截断特性的图。如图所示,得到了以3.2GHz为最大截断频率的截断特性。
[0037]图4是表示本实施方式的EBG构造的图案和截断频率的关系的图。图4表示图案的线状部的长度(线状部长)、边缘长与最大截断频率的关系。
[0038]这里示出的线状部长是线状部18的长度,边缘长是第一狭缝16的将线状部18包围的外缘部的长度。通过使线状部长和边缘长最佳化,能够调整期望的截断频率。
[0039]本实施方式的EBG构造,通过在作为2维导体的电源线10中设置的狭缝来形成LC谐振电路。因此,与例如通过3维构造来形成LC谐振电路的3维EBG构造相比,能够实现电子电路的小型化。
[0040]图5是表示本实施方式的电源线与参照面的距离和截断特性的关系的图。如图5所示,将电源线与流过返回电流的参照面之间的距离作为变量,使其在100 μ m?400 μ m之间变化。从图5确认到了如下情况:在全部范围内,无论距离如何,能够实现一 40dB的截断量。另外,参照面是由导体形成的地线面。
[0041]这样,根据本实施方式的EBG构造,即使电源线与参照面的距离较大,也能够有效地截断电源线的噪声。因此,例如提高了多层电路基板等中的EBG构造的配置位置的自由度。因此,从该观点来看,也能够实现电子电路的小型化。
[0042]通过应用本实施方式的EBG构造,能够实现小型且抑制了电源线中传输的噪声所导致的误动作的电子电路。
[0043](第二实施方式)
[0044]本实施方式的电子电路与第一实施方式的不同点在于,第一 EBG图案和相同的第
二EBG图案沿电源线的伸长方向排列配置。因此,对于与第一实施方式重复的内容省略说明。
[0045]图6A-B是表示设置于本实施方式的电源线的EBG构造的图。图6A是表示EBG构造的图案的图,图6B是表示等价电路的图。
[0046]如图6A所示,第一实施方式中说明的第一 EBG图案12及相同的EBG图案(第二 EBG图案)沿电源线10的伸长方向排列配置2个。并且,如图6B的等价电路所示,成为4个LC并联谐振电路串联连接的电路进一步被并联连接的电路构成。
[0047]在本实施方式中,通过将第一 EBG图案12沿电源线10的伸长方向排列2个而配置,能够增大噪声的截断量。另外,也可以将第一 EBG图案12排列3个以上。
[0048](第三实施方式)
[0049]本实施方式的电子电路与第一实施方式的不同点在于,在电源线中设有第三EBG图案,该第三EBG图案具有第二线状部,该第二线状部沿电源线的伸长方向伸长,一个端部以外的周围被第三狭缝部包围,长度与第一线状部不同,第一 EBG图案和第三EBG图案沿伸长方向排列配置。因此,对于与第一实施方式重复的内容省略说明。
[0050]图7是表示设置于本实施方式的电源线的EBG构造的图案的图。
[0051]如图7所示,本实施方式的电源线10具备第三EBG图案52和第一实施方式中说明的第一 EBG图案12。第三EBG图案具备第二线状部58,该第二线状部58沿电源线10的伸长方向伸长,一个端部54以外的周围被第三狭缝部56包围,长度与第一线状部18不同。
[0052]图8是表示本实施方式的截断特性的图。如图所示,能够得到以3.0?3.2GHz为最大截断频率的截断特性。
[0053]图9A-B是本实施方式的截断特性的说明图。图9A是仅有第一 EBG图案时的图案(上图)和截断特性(下图),图9B是仅有第三EBG图案时的图案(上图)和截断特性(下图)。
[0054]仅有第一EBG图案时的截断特性和仅有第三EBG图案时的截断特性分别表现出不同的截断特性。图8所示的本实施方式的截断特性表示将仅有第一 EBG图案时的截断特性和仅有第三EBG图案时的截断特性叠加之后的截断特性。
[0055]根据本实施方式,通过将不同的EBG图案排列,能够实现将各自的特性叠加的截断特性。因此,能够实现以单一的图案无法实现的截断特性。
[0056]图10A-C是表示本实施方式的作用的图。图10A-C表示第二狭缝部20的作用。图1OA是设有第二狭缝部20的本实施方式的图案,图1OB是省去了第二狭缝部20的图案,图1OC是表示两者的截断特性的图。
[0057]从图中可知,通过设置第二狭缝部20,最大截断频率偏移为约0.4GHz低频率侧。这样,通过第二狭缝部20,能够对截断频率进行调整。
[0058]在本实施方式中,例如在EBG构造的周围的图案所产生的寄生成分可能会导致截断频率的偏移的情况下,通过设置第二狭缝部20,不必对主要的第一 EBG图案12和第三EBG图案52进行设计变更,就能够与截断频率的设计值相符。
[0059](第四实施方式)
[0060]本实施方式的电子设备具备框体和电源线,该电源线设置于框体内,设有第一 EBG图案,该第一 EBG图案具有第一线状部,该第一线状部沿电源线的伸长方向伸长,一个端部以外的周围被第一狭缝部包围。本实施方式的电子设备在框体内配设具备上述第一至第三实施方式的电源线的电子电路。以下,对于与第一至第三实施方式重复的内容省略说明。
[0061]图11是本实施方式的电子设备的框图。本实施方式的电子电路例如是无线中继器。
[0062]本实施方式的电子设备在金属或树脂等的框体60中设有例如无线收发用的电路基板62。此外,在框体60外设有无线收发用的天线64、向电路基板62供电的电源66。
[0063]图12是本实施方式的电子电路的图案截面图。该电子电路是多层基板。
[0064]本实施方式的电子电路由多个绝缘层和多个导体层的层叠构造形成,电源线形成于夹在2个绝缘层之间的导体层。还具备:电源输入部,设置于最上层的导体层;半导体芯片,安装于最上层的导体层;第一连接导体,将电源输入部与电源线的一端电连接;以及第二连接导体,将半导体芯片与电源线的另一端电连接,在电源线的一端与该另一端之间形成有第一 EBG图案。
[0065]如图12所示,电子电路由多个绝缘层34a?34f和多个导体层32a?32g的层叠构造形成。绝缘层34a?34f例如由树脂形成。此外,导体层32a?32g设有作为布线和参照面使用的金属图案。
[0066]例如,在最下层的导体层32a和最上层的导体层32g形成有信号线的图案。此外,例如导体层32b、32f形成有也作为参照面的地线面,此外,例如导体层32c、32d、32e形成有电源线的图案。
[0067]在形成于导体层32e的电源线10中,例如图1所示的EBG构造设置于电源线。导体层32e夹在绝缘层34d和绝缘层34e之间。[0068]在最上层的导体层32g设有电源输入部36。此外,在最上层的导体层32g安装有半导体芯片38。
[0069]此外,设有将电源输入部36与电源线10的一端电连接的第一连接导体40。并且,设有将半导体芯片38与电源线10的另一端电连接的第二连接导体42,其中,在电源线10的上述一端与上述另一端之间形成有第一EBG图案。此外,设有将作为地线面的导电层32f和半导体芯片38连接的第三连接导体44。第一、第二及第三连接导体例如是贯通孔。
[0070]从电源输入部36经由第一连接导体40向电源线10的一端施加例如5?50V的电源电压。向电源线10施加的电源电压经由设于电源线10的EBG构造、电源线10的另一端、第二连接导体42,被施加到半导体芯片上。
[0071]图13是表示本实施方式的电源线和EBG图案的一例的图。例如,在图12的导体层32e形成有图13所示的电源线10。
[0072]电源线10在一端具有第一连接导体40的接触部40a,隔着EBG构造在另一端设有第二连接导体42的接触部42a。从电源输入部36经由第一连接导体40、接触部40a向电源线10施加例如50V的电源电力。
[0073]图14是表示本实施方式的截断特性的图。使用图13所述的电源线10的图案。通过EBG图案的有无来比较截断特性。
[0074]在没有EBG图案的情况下(图14中虚线),在噪声频率3.05GHz、3.65GHz下截断量为一 20dB、一 25dB,在该截断量下可能会传输噪声。与此相对,在本实施方式的有EBG图案的情况下(图14中实线),在噪声频率3.05GHz下截断量为一 38.29dB,在噪声频率3.65GHz下截断量为一 42.6dB,抑制了噪声的传输。
[0075]根据本实施方式,能够实现小型且抑制了电源线中传输的噪声导致的误动作的电子电路。因此,通过搭载该电子电路,能够实现小型且抑制了电源线中传输的噪声导致的误动作的电子设备。
[0076]上述实施方式只是示例,不意图限定发明的范围。上面说明的电子电路及电子设备能够通过各种方式来实施,在不脱离发明主旨的范围内,能够对本发明的装置或方法进行各种省略、置换或变更。所附带的权利要求书及其等同范围覆盖这些变形或修改,也包含在本发明的主旨中。
【权利要求】
1.一种电子电路,其特征在于, 具备电源线,该电源线设有第一 EBG图案,该第一 EBG图案具有多个第一线状部,每个第一线状部沿电源线的伸长方向伸长,一个端部以外的周围被第一狭缝部包围。
2.如权利要求1所述的电子电路,其特征在于, 所述第一线状部沿着与所述伸长方向大致垂直的方向排列配置。
3.如权利要求1所述的电子电路,其特征在于, 所述电源线具有第二狭缝部,该第二狭缝部将所述第一 EBG图案夹在之间地设置于两侦牝沿着与所述电源线的伸长方向大致垂直的方向伸长,由沿着与所述电源线的伸长方向大致垂直的方向配置的I对狭缝构成。
4.如权利要求1所述的电子电路,其特征在于, 所述第一 EBG图案和相同的第三EBG图案沿着所述伸长方向排列配置。
5.如权利要求1所述的电子电路,其特征在于, 在所述电源线中设有第三EBG图案,该第三EBG图案具有第二线状部,该第二线状部沿电源线的伸长方向伸长,一个端部以外的周围被第三狭缝部包围,长度与所述第一线状部不同,所述第一 EBG图案和所述第三EBG图案沿着所述伸长方向排列配置。
6.如权利要求1所述的电子电路,其特征在于, 还具备地线面,该地线面与所述电源线分离,由导体形成。
7.如权利要求1所述的电子电路,其特征在于, 该电子电路由多个绝缘层和多个导体层的层叠构造形成,所述电源线形成于夹在2个所述绝缘层之间的所述导体层。
8.如权利要求7所述的电子电路,其特征在于,具备: 电源输入部,设置于最上层的所述导体层; 半导体芯片,安装于最上层的所述导体层; 第一连接导体,将所述电源输入部与所述电源线的一端电连接;以及 第二连接导体,将所述半导体芯片与所述电源线的另一端电连接,在所述电源线的所述一端与所述另一端之间形成有所述第一 EBG图案。
9.一种电子设备,其特征在于, 具备框体和电子电路,该电子电路设置于所述框体内并具备电源线,该电源线设有第一EBG图案,该第一 EBG图案具有第一线状部,该第一线状部沿电源线的伸长方向伸长,一个端部以外的周围被第一狭缝部包围。
10.如权利要求9所述的电子设备,其特征在于, 所述第一线状部沿着与所述伸长方向大致垂直的方向配置有多个。
11.如权利要求9所述的电子设备,其特征在于, 所述电源线具有第二狭缝部,该第二狭缝部将所述第一 EBG图案夹在之间地设置于两侦牝沿着与所述电源线的伸长方向大致垂直的方向伸长,由沿着与所述电源线的伸长方向大致垂直的方向配置的I对狭缝构成。
12.如权利要求9所述的电子设备,其特征在于, 所述第一 EBG图案和相同的EBG图案沿着所述伸长方向排列配置。
13.如权利要求9所述的电子设备,其特征在于,在所述电源线中设有第三EBG图案,该第三EBG图案具有第二线状部,该第二线状部沿电源线的伸长方向伸长,一个端部以外的周围被第三狭缝部包围,长度与所述第一线状部不同,所述第一 EBG图案和所述第三EBG图案沿着所述伸长方向排列配置。
14.如权利要求9所述的电子设备,其特征在于, 还具备地线面,该地线面与所述电源线分离,由导体形成。
15.如权利要求9所述的电子设备,其特征在于, 所述电子电路由多个绝缘层和多个导体层的层叠构造形成,所述电源线形成于夹在2个所述绝缘层之间的所述导体层。
16.如权利要求15所述的电子设备,其特征在于,具备: 电源输入部,设置于最上层的所述导体层; 半导体芯片,安装于最上层的所述导体层; 第一连接导体,将 所述电源输入部与所述电源线的一端电连接;以及第二连接导体,将所述半导体芯片与所述电源线的另一端电连接,在所述电源线的所述一端与所述另一端之间形成有所述第一 EBG图案。
【文档编号】H05K1/02GK104010433SQ201410067244
【公开日】2014年8月27日 申请日期:2014年2月26日 优先权日:2013年2月27日
【发明者】佐佐木忠宽, 山田浩 申请人:株式会社东芝
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1