一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统的制作方法
【专利摘要】本发明公开了一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成，其特征在于，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路。本发明能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。同时，本发明的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
【专利说明】一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统
【技术领域】
[0001]本发明涉及一种LED驱动电路，具体是指一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统。
【背景技术】
[0002]目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，因此其需要由专用的驱动电路来进行驱动。然而，当前人们广泛使用的栅极驱动电路由于其设计结构的不合理性，导致了目前栅极驱动电路存在能耗较高、电流噪音较大以及启动时间较长等缺陷。
【发明内容】
[0003]本发明的目的在于克服目前栅极驱动电路存在的能耗较高、电流噪音较大以及启动时间较长的缺陷，提供一种结构设计合理，能有效降低能耗和电流噪音，明显缩短启动时间的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统。
[0004]本发明的目的通过下述技术方案实现:一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成。同时，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路。
[0005]所述功率驱动放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R9和电容C8，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C9，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q2，基极与三极管Q2的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q3，基极经电阻R13后与功率放大器P2的输出端相连接、集电极经电阻R16后与三极管Q3的基极相连接的三极管Q4，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q3的发射极相连接并接地的电容C10，与电阻R13相并联的电容Cl I，一端与三极管Q4的基极相连接、另一端外接-4V电压的电阻R14，一端与三极管Q4的发射极相连接、另一端外接-4V电压的电阻R15，与电阻R15相并联的电容C12，以及N极与三极管Q2的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接，且功率放大器Pl的正极输入端和功率放大器P2的负极输入端均与该自锁光激发电路相连接。
[0006]所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻Rl7，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。
[0007]所述同相交流信号放大电路由功率放大器P，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P的正极输入端相连接的电阻R7，一端与功率放大器P的负极输入端相连接、另一端与自锁光激发电路相连接的电阻R6，以及正极与功率放大器P的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P的输出端与驱动芯片M的INP管脚相连接。
[0008]所述的自锁光激发电路由或非门ICl，或非门IC2，或非门IC3，一端与功率放大器P的正极输入端相连接、另一端经电位器R5后与功率放大器P2的负极输入端相连接的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门ICl的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；所述或非门IC2的输出端则同时与或非门IC3的负极输入端和功率放大器Pl的正极输入端相连接，而或非门IC3的输出端则功率放大器P的输出端相连接；所述电阻R6的另一端则与或非门IC2的输出端相连接。
[0009]所述自举电路由场效应管M0S，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻Rl后与场效应管MOS的漏极相连接的极性电容Cl，与极性电容Cl相并联的电阻R2，正极与极性电容Cl的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。
[0010]所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Ql组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地；同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0011]为确保使用效果，本发明所述驱动芯片M优先采用LTC4440A集成芯片来实现。
[0012]本发明较现有技术相比，具有以下优点及有益效果:
(I)本发明能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。
[0013](2)本发明的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。
[0014](3)本发明采用自举电路来为自锁光激发电路和驱动芯片提供控制信号，因此具有很高的输入阻抗，能确保整个电路的性能稳定
(4)本发明能有效的避免外部电磁干扰，能显著的降低电流噪音。
[0015](5)本发明中设有同相交流信号放大电路，因此能确保脉冲信号的强度不会衰减，从而确保性能稳定。
【专利附图】
【附图说明】
[0016]图1为本发明的整体结构示意图。
[0017]图2为本发明的功率驱动放大电路结构示意图。
[0018]图3为本发明的逻辑保护射极耦合式放大电路结构示意图。
【具体实施方式】
[0019]下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。实施例
[0020]如图1所示，本发明主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，与该自锁光激发电路相连接的自举电路，串接在自锁光激发电路与驱动芯片M之间的功率驱动放大电路，以及串接在功率驱动放大电路与驱动芯片M之间的逻辑保护射极耦合式放大电路组成。
[0021]为确保使用效果，该驱动芯片M优先采用凌力尔特公司生产的高频率N沟道MOSFET栅极驱动芯片，即LTC4440A集成芯片来实现。该驱动芯片M的特点是能以高达80V的输入电压工作，且能在高达100V瞬态时可连续工作。
[0022]所述的功率驱动放大电路的结构如图2所示，即其主要由功率放大器P1，功率放大器P2，功率放大器P3，三极管Q2，三极管Q3，三极管Q4，串接在功率放大器Pl的输出端与负极输入端之间的一级RC滤波电路，串接在功率放大器P2的输出端与正极输入端之间的二级RC滤波电路，以及电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电容C10、电容C11、电容C12及二极管D2组成。
[0023]其中，所述的一级RC滤波电路由电阻R9和电容C8并联而成，即电阻R9和电容CS均串接在功率放大器Pl的负极输入端与输出端之间；所述的二级RC滤波电路则由电阻RlO和电容C9并联而成，即电阻RlO和电容C9均串接在功率放大器P2的正极输入端与输出端之间。同时，功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接。
[0024]三极管Q2的基极与功率放大器Pl的输出端相连接，其集电极经电阻Rll后与功率放大器P3的正极输入端相连接，其发射极则与三极管Q3的基极相连接；三极管Q3的集电极经电阻R12后与功率放大器P3的负极输入端相连接，同时，该三极管Q3的集电极还外接+1V电压。
[0025]三极管Q4的基极经电阻R13后与功率放大器P2的输出端相连接，其集电极则经电阻R16后与三极管Q3的基极相连接。电容Cll则与电阻R13相并联，为确保效果，该电容Cll优先采用电解电容来实现。连接时，电容Cll的负极与三极管Q4的基极相连接，其正极则与功率放大器P2的输出端相连接。电容ClO的正极与功率放大器P3的负极输入端相连接，其负极则与三极管Q3的发射极相连接。同时，该电容ClO的负极和三极管Q3的发射极均接地。
[0026]电阻R14的一端与三极管Q4的基极相连接，其另一端外接-4V的电压；而电阻R15的一端与三极管Q4的发射极相连接，其另一端则同样外接-4V的电压。电容C12则与电阻R15相并联。同样，所述电容ClO和电容C12也均采用电解电容来实现。
[0027]所述二极管D2的N极与三极管Q2的集电极相连接，其P极在外接_4V的电压。为确保功率放大器Pl和功率放大器P2的正常运行，该电容C8和电容C9均优先采用贴片电容来实现。而电阻R9、电阻RlO的阻值均为10 ΚΩ，电阻R11、电阻R12、电阻R13、电阻R14、电阻R15和电阻R16的阻值均为20 ΚΩ。
[0028]所述同相交流信号放大电路由功率放大器P，电阻R7，电阻R6及极性电容C4组成。连接时，电阻R7的一端与驱动芯片M的VCC管脚相连接，其另一端与功率放大器P的正极输入端相连接；而电阻R6的一端与功率放大器P的负极输入端相连接，其另一端与自锁光激发电路相连接；极性电容C4的正极与功率放大器P的正极输入端相连接，其负极外接电源Vin。
[0029]所述功率放大器P的输出端与驱动芯片M的INP管脚相连接，为确保功率放大器P能正常工作，该外接电源Vin的电压值需要为6?12V。
[0030]自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，光电池⑶S，电位器R5及电容C3组成。连接时，光电池⑶S的一端与功率放大器P的正极输入端相连接，其另一端经电位器R5后与功率放大器P2的负极输入端相连接。该光电池⑶S—旦感应到外部的光照，则其边可以自激发产生电能，供驱动芯片M使用。
[0031]所述电容C3串接在或非门IC3的正极输入端与输出端之间，即电容C3的正极要与或非门IC3的正极输入端相连接，而其负极则与或非门IC3的输出端相连接。
[0032]同时，或非门ICl的正极输入端要与光电池⑶S与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接。所述或非门IC2的输出端则需要同时与或非门IC3的负极输入端和功率放大器Pl的正极输入端相连接，而或非门IC3的输出端则功率放大器P的输出端相连接。
[0033]电阻R6的另一端与或非门IC2的输出端相连接，即或非门IC2的输出端经电阻R6后与功率放大器P的负极输入端相连接。同时，该或非门IC2的负极输入端要与自举电路相连接。
[0034]所述自举电路由场效应管M0S、电阻R1、电阻R2、电阻R3、电阻R4及极性电容Cl和极性电容C2组成。连接时，电阻R4的一端与场效应管MOS的源极相连接、另一端接地；极性电容Cl的负极与场效应管MOS的栅极相连接，其正极经电阻Rl后与场效应管MOS的漏极相连接；电阻R2与极性电容Cl相并联，而极性电容C2的正极与极性电容Cl的正极相连接，其负极与或非门IC2的负极输入端相连接。
[0035]电阻R3的一端与极性电容C2的正极相连接，其另一端接地。同时，该场效应管MOS的漏极需要与光电池CDS和电阻R7的连接点相连接，以确保光电池CDS能为场效应管MOS提供工作电压。
[0036]所述的驱动电路则由变压器T、二极管D1、电容C5、电阻R8、电容C6、电容C7及晶体管Ql组成。连接时，二极管Dl的P极与驱动芯片M的VCC管脚相连接，其N极则与驱动芯片M的BOOST管脚相连接。电容C5的正极与驱动芯片M的BOOST管脚相连接，其负极则与驱动芯片M的TG管脚相连接。为确保驱动芯片M的正常运行，其VCC端需要外接+12V的电压。
[0037]电阻R8为分压电阻，其串接于驱动芯片M的TG管脚与TS管脚之间。而晶体管Ql的基极则与驱动芯片M的TG管脚相连接，其集电极顺次经电容C6和电容C7后接地，其发射极接地。同时，该晶体管Ql的集电极还需要外接+6V的直流电压，以确保晶体管Ql拥有足够的偏置电压来驱动其自身导通。
[0038]所述变压器T用于将外部的+6V直流电压进行变压处理后输出给外部的场效应管。该变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地。同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
[0039]变压器T的副边线圈的同名端、抽头Y1、抽头Y2和副边线圈的非同名端一起作为本发明的输出端。根据实际的情况，用户可以只选用这四个输出端的任意一个或几个端口使用即可。
[0040]所述的逻辑保护射极耦合式放大电路的结构如图3所示，其主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R17，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成。
[0041]同时，所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接。
[0042]连接时，所述极性电容C13的正极要与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。
[0043]如上所述，便可以很好的实现本发明。
【权利要求】
1.一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成，其特征在于，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路；所述功率驱动放大电路主要由功率放大器Pl，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R9和电容C8，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C9，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q2，基极与三极管Q2的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q3，基极经电阻R13后与功率放大器P2的输出端相连接、集电极经电阻R16后与三极管Q3的基极相连接的三极管Q4，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q3的发射极相连接并接地的电容C10，与电阻R13相并联的电容Cll，一端与三极管Q4的基极相连接、另一端外接-4V电压的电阻R14，一端与三极管Q4的发射极相连接、另一端外接-4V电压的电阻R15，与电阻R15相并联的电容C12，以及N极与三极管Q2的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接，且功率放大器Pl的正极输入端和功率放大器P2的负极输入端均与该自锁光激发电路相连接； 所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻Rl7，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。
2.根据权利要求1所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述同相交流信号放大电路由功率放大器P，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P的正极输入端相连接的电阻R7，一端与功率放大器P的负极输入端相连接、另一端与自锁光激发电路相连接的电阻R6，以及正极与功率放大器P的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P的输出端与驱动芯片M的INP管脚相连接。
3.根据权利要求2所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述的自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P的正极输入端相连接、另一端经电位器R5后与功率放大器P2的负极输入端相连接的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门ICl的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；所述或非门IC2的输出端则同时与或非门IC3的负极输入端和功率放大器Pl的正极输入端相连接，而或非门IC3的输出端则功率放大器P的输出端相连接；所述电阻R6的另一端则与或非门IC2的输出端相连接。
4.根据权利要求3所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻Rl后与场效应管MOS的漏极相连接的极性电容Cl，与极性电容Cl相并联的电阻R2，正极与极性电容Cl的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。
5.根据权利要求1?4任一项所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管Dl，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Ql组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地；同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。
6.根据权利要求5所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。
【文档编号】H05B37/02GK104410251SQ201410714382
【公开日】2015年3月11日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】高小英, 车容俊 申请人:成都措普科技有限公司