技术编号：11409827
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路的图案化条状材料与接触区以及其制造方法，包括通过形成条状材料以利于使用多重图案化方法制造集成电路。背景技术集成电路一般被用于制造各种电子装置，例如存储器芯片。降低集成电路尺寸为一强烈的需求，以增加个别元件的密度并增进集成电路的功能性。集成电路上的最小间距(minimumpitch)(两个相同型态的相邻结构，例如两个相邻闸导体的相同点之间的最小距离)通常作为电路密度的代表性量测。增加电路密度通常受限于可用的光刻设备(photolithographicequipment)的分辨率(...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。