技术编号：11869563
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体集成电路制造技术领域，尤其涉及一种栅极的制备方法。背景技术在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO2栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(highkmetalgate)工艺成为主流，尤其是28nm以下工艺结点。由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层，金属栅极(metalgate)的形成过程可以分为gatefirst和gatelast...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。